<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 學(xué)習方法與實(shí)踐 > CPLD開(kāi)發(fā)板和FPGA開(kāi)發(fā)板的區別

CPLD開(kāi)發(fā)板和FPGA開(kāi)發(fā)板的區別

——
作者: 時(shí)間:2008-01-15 來(lái)源:嵌入式在線(xiàn) 收藏
     市面上尤其是學(xué)校里面可以看到Xilinx公司或者Altera公司各種不同的,其實(shí)只有兩個(gè)大類(lèi),。盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點(diǎn),但由于CPLD和FPGA結構上的差異,具有各自的特點(diǎn): 


     ① CPLD更適合完成各種組合邏輯,FP GA更適合于完成時(shí)序邏輯。換句話(huà)說(shuō),FPGA更適合于觸發(fā)器豐富的結構,而CPLD更適合于觸發(fā)器有限而乘積項豐富的結構。 


     ② CPLD的連續式布線(xiàn)結構決定了它的時(shí)序延遲是均勻的和可預測的,而FPGA的分段式布線(xiàn)結構決定了其延遲的不可預測性。 


     ③ 在編程上FPGA比CPLD具有更大的靈活性。CPLD通過(guò)修改具有固定內連電路的邏輯功能來(lái)編程,FPGA主要通過(guò)改變內部連線(xiàn)的布線(xiàn)來(lái)編程;FP GA可在邏輯門(mén)下編程,而CPLD是在邏輯塊下編程。 


     ④ FPGA的集成度比CPLD高,具有更復雜的布線(xiàn)結構和邏輯實(shí)現。 


     ⑤ CPLD比FPGA使用起來(lái)更方便。CPLD的編程采用E2PROM或FASTF 
LASH技術(shù),無(wú)需外部存儲器芯片,使用簡(jiǎn)單。而FPGA的編程信息需存放在外部存儲器 
上,使用方法復雜。 


     ⑥ CPLD的速度比FPGA快,并且具有較大的時(shí)間可預測性。這是由于FPGA是門(mén)級編程,并且CLB之間采用分布式互聯(lián),而CPLD是邏輯塊級編程,并且其邏輯塊之間的互聯(lián)是集總式的。 


     ⑦ 在編程方式上,CPLD主要是基于E2PROM或FLASH存儲器編程,編程次數可達1萬(wàn)次,優(yōu)點(diǎn)是系統斷電時(shí)編程信息也不丟失。CPLD又可分為在編程器上編程和在系統編程兩類(lèi)。FPGA大部分是基于SRAM編程,編程信息在系統斷電時(shí)丟失,每次上電時(shí),需從器件外部將編程數據重新寫(xiě)入SRAM中。其優(yōu)點(diǎn)是可以編程任意次,可在工作中快速編程,從而實(shí)現板級和系統級的動(dòng)態(tài)配置。 


     ⑧ CPLD保密性好,FPGA保密性差。 


     綜合以上特點(diǎn)可以知道,可以實(shí)現的功能比較單一,適合純組合邏輯。因此在進(jìn)行IC設計的原型驗證或者設計中包含了復雜的協(xié)議處理,或者設計中使用大量的時(shí)序元件時(shí)一般選用器件。也就是說(shuō)可以適應當前技術(shù)發(fā)展中高密度集成的各種設計。 

     所以選擇開(kāi)發(fā)板盡量選擇最新器件以及主流器件,同時(shí)在資金允許的情況下,盡可能選 擇系統等效門(mén)較大的器件。因為這個(gè)行業(yè)發(fā)展太快,幾年以前的芯片也就在學(xué)??梢哉业蕉话愎窘^對不會(huì )使用也不會(huì )采購的,所以過(guò)時(shí)的器件意味著(zhù)過(guò)時(shí)的知識。 
linux操作系統文章專(zhuān)題:linux操作系統詳解(linux不再難懂)


評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>