多處理器系統芯片設計：IP重用和嵌入式SOC開(kāi)發(fā)的邏輯方法

多處理器系統芯片設計：IP重用和嵌入式SOC開(kāi)發(fā)的邏輯方法

Tensilica公司總裁兼CEO   Chris Rowen博士

　　硅芯片技術(shù)的飛速發(fā)展給SOC設計帶來(lái)新的危機。為了保持產(chǎn)品的競爭力，新的通信產(chǎn)品、消費產(chǎn)品和計算機產(chǎn)品設計必須在功能、可靠性和帶寬方面有顯著(zhù)增長(cháng)，而在成本和功耗方面有顯著(zhù)的下降。

　　與此同時(shí)，芯片設計人員面臨的壓力是在日益減少的時(shí)間內設計開(kāi)發(fā)更多的復雜硬件系統。除非業(yè)界在SOC設計方面采取一種更加有效和更加靈活的方法，否則投資回報障礙對許多產(chǎn)品來(lái)說(shuō)就簡(jiǎn)直太高了。半導體設計和電子產(chǎn)品發(fā)明的全球性步伐將會(huì )放緩。

　　SOC設計團隊會(huì )面臨一系列嚴峻的挑戰：

　　* 設計方面的努力：對于規模龐大的SOC，在設計方面所付出的努力將是巨大的。隨著(zhù)設計模塊變得更加復雜，基于Verilog和VHDL的邏輯設計將會(huì )淡出主流設計方法。

　　* 驗證方面的困難：典型邏輯模塊的復雜度比門(mén)數的增長(cháng)會(huì )更加迅速，因此設計中潛在的缺陷數量也會(huì )迅速提高。設計團隊的報告表明70％的開(kāi)發(fā)時(shí)間用于對他們的設計進(jìn)行驗證。

　　* 排除設計缺陷的成本：設計團隊越大，NRE費用越高，利潤和市場(chǎng)份額損失就越大，這都使避免設計缺陷的成本變得不可忍受。

　　* 硬件/軟件集成時(shí)間滯后：作為系統開(kāi)發(fā)過(guò)程的最后一步，軟件集成通常使得整個(gè)開(kāi)發(fā)計劃延遲。對于新的產(chǎn)品開(kāi)發(fā)工程而言，硬件/軟件驗證的滯后是一個(gè)極大風(fēng)險。

　　* 標準的變化及其復雜性：業(yè)界標準變化的次數、復雜度和費用爆炸性的增長(cháng)使得現有的設計方法和模塊構建技術(shù)變得過(guò)時(shí)了。一些新的復雜標準要求更大的計算吞吐量。

　　盡管通用處理器能夠處理許多任務(wù)，但是它們通常缺少執行復雜數據處理任務(wù)所需要的帶寬，例如網(wǎng)絡(luò )數據包處理、視頻處理和加密。芯片設計人員渴望通過(guò)硬線(xiàn)邏輯來(lái)實(shí)現這些關(guān)鍵功能。

摩爾定律 = 機會(huì ) + 風(fēng)險

　　戈登摩爾在1965年曾預測到集成電路的密度將每大約一到兩年翻一番。今天，構建超過(guò)一百萬(wàn)門(mén)的SOC是非?？赡艿?。在近幾年內，我們將會(huì )在某些復雜應用領(lǐng)域看到用十億個(gè)晶體管構建的芯片。不幸的是，與這些龐大芯片相關(guān)的設計任務(wù)是相當令人害怕的。半導體研究公司捕捉到這種現象并對邏輯復雜度和設計人員生產(chǎn)效率進(jìn)行了對比，如圖1所示。

　　更加有效的SOC設計途徑是多處理器系統芯片MPSOC（Multi-Processor System-On-Chip）設計方法。MPSOC設計方法讓設計人員靈活地在第一時(shí)間（降低開(kāi)發(fā)成本）推出芯片并且保持超前（提高產(chǎn)量和收益）。

　　采用這種方法，SOC工程師可以在設計周期的早期就對各種可能的實(shí)現進(jìn)行更加全面和詳盡的了解。他們能夠更好地了解設計的硬件成本、應用性能、接口、編程模型和其它重要特征。

專(zhuān)用領(lǐng)域的靈活性

　　由于經(jīng)濟方面的原因，系統設計人員不需要使用硅芯片中的全部功能。例如，一個(gè)數碼相機設計人員不需要使用同一個(gè)芯片中用于高端光網(wǎng)絡(luò )交換的功能。通過(guò)對一百個(gè)相似的設計到一萬(wàn)個(gè)設計的對比可以看出從芯片得到的不同收益是相對適度的，如圖2所示。設計人員可以非常容易地提供一個(gè)適合其應用領(lǐng)域的芯片級設計平臺，并且在該平臺上可以保持靈活性。

　　今天，設計人員一般采用硬連線(xiàn)邏輯的方式而不是采用現有的微處理器核來(lái)開(kāi)發(fā)大多數SOC子系統，因為通用微處理器體系結構通常因速度不夠快而不能滿(mǎn)足設計目標。

作為SOC構建模塊的處理器

　　MPSOC設計方法學(xué)的基本構建模塊是可配置、可擴展的微處理器核。微處理器核是通過(guò)處理器產(chǎn)生器生成建立的，并使用應用領(lǐng)域要求的高級語(yǔ)言以指令集描述的方式或者應用程序代碼事例產(chǎn)生代碼量小、高效、專(zhuān)用及可編程的微處理器。

　　可配置處理器可以非常高效地完成傳統微處理器的任務(wù)。但是，由于這些可配置處理器能針對某一應用領(lǐng)域的各種數據類(lèi)型將數據通路、指令和寄存器存儲功能集成在一起，因此，事實(shí)上它們支持所有這些功能，而這些功能在以前是通過(guò)硬連線(xiàn)邏輯的方式實(shí)現的。

　　可配置、可擴展處理器的引入改變了SOC設計的規則?，F在這些可配置處理器可以提升很高的性能。這些處理器在每個(gè)邏輯門(mén)、每平方毫米硅片面積、每瓦功耗或者每個(gè)時(shí)鐘的性能方面通常與它們所替換的基于硬連線(xiàn)的邏輯模塊性能相匹敵，甚至超過(guò)硬連線(xiàn)模塊的性能。

　　可配置、可擴展處理器真正的杠桿作用在于該技術(shù)允許設計人員更加容易地在硬件和軟件之間進(jìn)行任務(wù)劃分。因為嵌入式子系統較廣的多樣性適合可配置、可擴展處理器的內部功能，將運行在通用處理器上的程序代碼移植到專(zhuān)用處理器上所付出的代價(jià)很小，因為軟件中的功能描述通常是用像C或者C++這樣的高級語(yǔ)言寫(xiě)成的。

MPSOC設計方法學(xué)解決的一些設計問(wèn)題如下：

　　1. 重用模型不適當：半導體知識產(chǎn)權SIP（Semiconductor Intellectual Property）重用一直是近十年來(lái)業(yè)界的格言，因為從頭來(lái)構建上百萬(wàn)門(mén)的設計是不現實(shí)的。不幸的是，多數RTL級模塊很難被重用。然而，可配置、可擴展處理器卻非常容易被重用，因為關(guān)鍵的功能是用軟件來(lái)實(shí)現的。

　　2. 存儲器模塊的使用低效：采用MPSOC設計方法，系統中大多數存儲器都可以由相關(guān)的處理器來(lái)進(jìn)行測試、初始化、管理和控制。這就為片上存儲器的共享和重用提供了更大的靈活性。

　　3. 系統建模困難：由于MPSOC系統是基于處理器的，而基于處理器的指令集仿真ISS可以對這些系統進(jìn)行仿真。指令集仿真器比RTL仿真器速度要快得多，所以將單個(gè)的芯片模型例化到系統模型就變得非常容易，而且你可以通過(guò)系統仿真運行大量的仿真事例和很長(cháng)的測試序列。

轉換到MPSOC設計

　　MPSOC經(jīng)常用在使用現有的設計方法學(xué)碰壁后的情況。這種設計方法同RTL設計方法相比速度更快、建立百萬(wàn)門(mén)級的SOC也更加容易。這種設計方法學(xué)將會(huì )更快地包容那些傳統處理器中已經(jīng)由軟件實(shí)現的功能，因為專(zhuān)用處理器也可以完成像通用處理器那樣的功能。MPSOC設計方法學(xué)能夠為SOC設計團隊中的所有成員提供非常顯著(zhù)的益處，包括簡(jiǎn)化系統設計、縮短開(kāi)發(fā)周期、從硬件和軟件開(kāi)發(fā)透視的角度來(lái)實(shí)現系統設計一體化以及增加SOC平臺和子系統的可重用性。同時(shí)，這些優(yōu)點(diǎn)意味著(zhù)對芯片和系統構建者投資回報ROI（Return-On-Investment）向著(zhù)改善的方向轉移。開(kāi)發(fā)成本的降低意味著(zhù)SOC產(chǎn)量和效益的增長(cháng)。這種在投資回報ROI方面的轉移預示著(zhù)經(jīng)濟的復蘇和電子產(chǎn)業(yè)發(fā)明創(chuàng )造的加速。