<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > SoC設計:復雜性為驗證提出更高要求

SoC設計:復雜性為驗證提出更高要求

——
作者: 時(shí)間:2007-09-05 來(lái)源:EEPW 收藏
由于()設計變得越來(lái)越復雜,驗證面臨著(zhù)巨大的挑戰。大型團隊不斷利用更多資源來(lái)尋求最高效的方法,從而將新的方法學(xué)與驗證整合在一起,并最終將設計與驗證整合在一起。雖然我們知道實(shí)現驗證計劃幾乎占去了整個(gè)芯片設計工作的2/3,但是我們還是發(fā)現有團隊遲交芯片,錯過(guò)計劃的流片最終期限。這種疏忽可能造成嚴重的商業(yè)后果,因為這意味著(zhù)硬件和軟件錯誤經(jīng)常被遺漏,直到設計周期的晚期。 

為了創(chuàng )建一個(gè)全面的驗證解決方案,我們首先必須認識到設計工程師和驗證工程師所面臨的分歧和挑戰。在這個(gè)過(guò)程中,我們發(fā)現某些差距被忽略了。第一個(gè)被普遍忽略的主要差距是“重用”。通常,模塊級驗證環(huán)境在集群級(子系統)或芯片級驗證環(huán)境中不起作用,這是一個(gè)大問(wèn)題。

首先,擴大的團隊將需要對任何復雜芯片設計的關(guān)鍵階段進(jìn)行驗證。整個(gè)架構將需要進(jìn)行分析,必須將采用SystemC或C++等高級別抽象語(yǔ)言的模型考慮在內。在這個(gè)早期階段,設計模塊的部分必須在高級別系統級接口中進(jìn)行建模,并在軟件開(kāi)發(fā)階段的早期進(jìn)行驗證。 

這里有兩個(gè)好處:早期調試硬件和軟件中的架構漏洞的能力以及采用事務(wù)級模型(TLM)的潛在性能優(yōu)勢。確保架構級流程通過(guò)驗證工程師與架構和軟件團隊的密切合作來(lái)開(kāi)發(fā)和維護至關(guān)重要。 

驗證階段正是驗證套件大顯身手的階段。一個(gè)良好組合的驗證套件允許用戶(hù)輕松訪(fǎng)問(wèn)驗證的眾多有影響的方面(如形式分析和聲明和覆蓋),從而向系統級閉合推進(jìn)。在這個(gè)流程中,設計工程師和驗證工程師能夠重用架構流程中的一些事務(wù)級模型,并且還能改進(jìn)環(huán)境以完善sock驗證環(huán)境。 

隨著(zhù)最近消費產(chǎn)品的芯片越來(lái)越小,設計工程師需要采用先進(jìn)的功率節省技術(shù)將越來(lái)越多的設計單元裝在較小的空間內,這些技術(shù)的驗證變得前所未有的重要。工程師必須考慮各種省電模式、保證正常的功能,并確保所有覆蓋都已經(jīng)考慮在內。用戶(hù)必須考慮動(dòng)態(tài)測試、動(dòng)態(tài)和靜態(tài)聲明以及使用戶(hù)從最初的計劃進(jìn)入驗證結束階段的基本功能驗證方法。 

在微架構實(shí)現期間,分析和性能至關(guān)重要。設計工程師必須與專(zhuān)門(mén)的驗證工程師密切配合,以確保驗證元件、以前的測試以及覆蓋和一致性檢查的適當重用??蓴U展性需要工程師在同時(shí)考慮硬件和軟件的情況下從模塊級開(kāi)始向系統級推進(jìn)。此外,在牢記準備好起動(dòng)整個(gè)過(guò)程的“全套工具”的最終優(yōu)勢的同時(shí),測試臺開(kāi)發(fā)和計劃必須貫穿從早期的架構建模(流程1)到后晶片驗證(芯片提取)的整個(gè)過(guò)程。 

AmjadQureshi是CadenceDesignSystems公司總監兼數字套件架構師。 

c++相關(guān)文章:c++教程




評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>