芯片設計新趨勢 內核連接技術(shù)漸顯重要性

    阿加瓦表示，如果要生產(chǎn)集成有大量?jì)群说奶幚砥?，就必須解決如何相互連接各個(gè)內核的問(wèn)題。 

    對這一問(wèn)題多年的研究催生了Tilera。Tilera已經(jīng)開(kāi)發(fā)出整合有64個(gè)內核、支持高速網(wǎng)絡(luò )連接的芯片，各個(gè)內核間的數據傳輸速率將能夠達到32Tbps。 

    Tilera表示，其名為T(mén)ile64的芯片能夠提供相當于至強芯片10倍的性能，而能耗則要低得多。Tile64的性能相當于德州儀器|儀表數字信號處理器的40倍。 

    64個(gè)內核還只是個(gè)開(kāi)端。本周一，阿加瓦和Tilera的其它官員將于本周一在HotChips會(huì )議上進(jìn)一步討論Tile64的架構。Tilera在試圖解決目前計算機設計人員面臨的最棘手的問(wèn)題之一：緩慢、擁擠的數據通道。 

    數十年來(lái)，芯片速度和晶體管數目一直在穩步、快速增長(cháng)，但總線(xiàn)和內核間互連的數據通道的發(fā)展速度則要慢得多。在過(guò)去十年中，AMD芯片中使用的HyperTransport可能是這一方面最大的進(jìn)展，是Athlon芯片性能提高的一個(gè)重要原因。 

    安迪在6月份一次會(huì )議上說(shuō)，芯片的基本限制將不再是內核性能，而是I/O性能。Sun一直在開(kāi)發(fā)一項名為鄰近通訊（proximi 

    tycommunication）的技術(shù)，它能夠使不同的芯片相互通訊。Sun還沒(méi)有公布這項技術(shù)。 

    去年9月份，英特爾的賈斯廷公布了一款產(chǎn)品：內核通過(guò)嵌入式網(wǎng)絡(luò )連接起來(lái)的80內核芯片。阿加瓦說(shuō)，英特爾的芯片在概念上與Tile64相似。英特爾的80內核芯片使用了ThroughSiliconVias技術(shù)，能夠大幅度提高芯片-內存間的數據傳輸通道。Tile64則使用了傳統的內存控制器。 

    Tilera已經(jīng)向客戶(hù)交付了樣品芯片，并計劃于第四季度以商業(yè)規模交付芯片。Tilera目前有包括3Com和TopLayer在內的12家客戶(hù)。 

    Tile64是由小型模塊構成的。每個(gè)模塊由一個(gè)時(shí)鐘頻率為600MHz-1GHz的RISC內核和一個(gè)交換機構成，交換機能夠向上、下、左、右四個(gè)方向傳輸數據。這些交換機構成了一個(gè)名為iMesh的mesh網(wǎng)絡(luò )，供芯片通訊使用。 

    根據事務(wù)的類(lèi)型不同，mesh網(wǎng)絡(luò )本身也被劃分為5個(gè)層。一個(gè)層處理緩存-緩存的傳輸，另一個(gè)層則用于處理流媒體。 

    每個(gè)模塊包含有2個(gè)緩存區。盡管每個(gè)模塊都有自己的緩存區，但模塊可以訪(fǎng)問(wèn)所有的緩存區。平均每個(gè)模塊的能耗在170-300毫瓦之間。當處于空閑狀態(tài)時(shí)，內核能夠關(guān)閉自己，以降低能耗。 

    芯片的尺寸和性能取決于它整合的模塊數量。第一款產(chǎn)品將整合有64個(gè)模塊和5MB的分布式緩存。Tilera表示，明年將推出一款價(jià)格較低的36內核版本，然后在2008年年底或2009年推出集成有120個(gè)內核的芯片。一個(gè)芯片上的內核能夠被劃分成執行不同計算任務(wù)的虛擬處理器。 

    性能較傳統芯片的提高直接來(lái)源于Tile64的設計。

與2、4個(gè)更大、更快、更復雜的內核相比，低速內核組成的分布網(wǎng)絡(luò )能夠更快速地完成計算任務(wù)。芯片的數據傳輸通道也更短。 

    Tile64運行Linux，能夠針對不同的應用軟件進(jìn)行優(yōu)化。 

    什么產(chǎn)品需要這樣的計算能力？阿加瓦說(shuō)，防火墻。垃圾郵件的爆炸式增長(cháng)已經(jīng)催生了一個(gè)能夠精確和徹底地檢查數據包和刪除無(wú)效數據包的網(wǎng)絡(luò )設備市場(chǎng)。 

    視頻點(diǎn)播、高清視頻、安全系統、視頻會(huì )議市場(chǎng)也在不斷增長(cháng)，它們也需要更快的系統。這類(lèi)計算任務(wù)將淡化內核在計算世界中的角色。阿加瓦說(shuō)，芯片越來(lái)越多地成為了幕后角色，系統的重要性在日益提高。