英飛凌在DRAM溝槽技術(shù)中取得重大突破

　　英飛凌科技公司在2004年IEEE（電子和電氣工程師學(xué)會(huì )　2004年12月13～15日于美國舊金山舉行）國際電子器件會(huì )議（IEDM）上，展示了該公司具有高生產(chǎn)性的、適合未來(lái)DRAM產(chǎn)品的70 nm工藝技術(shù)，此技術(shù)以在300 mm晶圓上的深溝（DT）單元為基礎。目前全球25％的DRAM生產(chǎn)都是以溝槽技術(shù)為基礎的。在其報告中，英飛凌闡述了全部集成計劃和主要技術(shù)特征――包括首次在基于溝槽技術(shù)的DRAM生產(chǎn)流程中使用高介電常數物質(zhì)。英飛凌70 nm DRAM程序堪稱(chēng)重大技術(shù)突破，顯示了溝槽技術(shù)的可伸縮性。

　　英飛凌希望能將其在70 nm工藝技術(shù)上的突破，轉變成在300 mm晶圓上DRAM的生產(chǎn)率及產(chǎn)量的提高。較小的工藝結構可使芯片尺寸減小約30％，從而提高每片晶圓的芯片產(chǎn)量。根據Gartner Dataquest 公司的最新預測，2003至2008年，全球對DRAM比特數的需求將以平均每年51％的速度高速增長(cháng)，從而最終實(shí)現從計算設備到數據存儲器再到消費電子產(chǎn)品的多種應用。

　　英飛凌展示的70 nm溝槽技術(shù)首次在溝槽電容中使用了高介電常數物質(zhì)（Al2O3）。在各個(gè)電容板之間使用高介電常數物質(zhì)可以極大提高電容容量，從而實(shí)現電容器的成功瘦身。此外，該技術(shù)還融入了在采用90 nm DRAM技術(shù)的高效內存組件中也已成功使用的諸多技術(shù)創(chuàng )新，包括利于光刻和高縱橫比蝕刻工藝的全新對稱(chēng)“棋盤(pán)”（CKB）式布局。

　　半球硅顆粒（HSG）和瓶狀溝槽的結合使用增大了溝槽電容的表面積，從而提升了溝槽存儲電容的容量。

　　在縮小內存單元幾何尺寸時(shí)，為了克服短信道效應，不得不提高基板摻雜水平，這就使DRAM技術(shù)面臨著(zhù)巨大的挑戰。另一方面，與DRAM存儲電容交接處的電場(chǎng)也對數據保持產(chǎn)生了很大的影響。有關(guān)數據保持時(shí)間與增強型電場(chǎng)之間的緊密關(guān)系已有過(guò)多方報道，這主要是由于摻雜濃度越高，交界處泄漏就越嚴重。目前已提出了多種解決方案，如采用深溝技術(shù)縱型晶體管、采用堆疊式電容技術(shù)的凹槽裝置等。這些方法背后的想法都是通過(guò)將陣列晶體管通道延長(cháng)至硅表面，從而降低摻雜濃度，增加通道長(cháng)度，但這要以犧牲裝置驅動(dòng)電流為代價(jià)。

　　與其他方法不同的是，英飛凌開(kāi)發(fā)的全新DRAM芯片的可伸縮性是以一種極不對稱(chēng)、不均一的摻雜分布為基礎的。有了這種理念，英飛凌研發(fā)人員就能夠進(jìn)一步縮小平板DRAM芯片制造裝置，同時(shí)保證裝置的驅動(dòng)電流。保證DRAM數據保持的另一關(guān)鍵因素就是對因外形尺寸驟減而導致的存儲電容的損失進(jìn)行有效補償。深溝技術(shù)可使縱橫比（溝槽深度與寬度之比）達到70:1，這樣，盡管工藝結構相對較小，也可以獲得充足電容。

　　英飛凌目前的大部分生產(chǎn)中都采用110 nm工藝技術(shù)，這種技術(shù)是以代表DRAM生產(chǎn)行業(yè)最高面積效率的溝槽電容單元為基礎的。面積效率的優(yōu)勢意味著(zhù)靠模尺寸更小，每片晶圓出產(chǎn)的芯片更多，以及生產(chǎn)成本更低。