Leon2微處理器IP核原理及應用

　　引 言

　　Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結構的處理器IP核。它的前身是歐空局研制的Leon以及ERC32。Leon2的目標主要是權衡性能和價(jià)格、高的可靠性、可移植性、可擴展性、軟件兼容性等.其內部硬件資源可裁剪(可配置)、主要面向嵌入式系統，可以用FPGA/CPLD和ASIC等技術(shù)實(shí)現。Leon2處理器的片上資源如下：分離的指令和數據Cache、硬件乘法器和除法器、中斷控制器、具有跟蹤緩沖器的調試支持單元(DSU)、2個(gè)24位定時(shí)器、2個(gè)通用異步串口(UART)、低功耗模式、看門(mén)狗電路、16位I/O端口、靈活的存儲控制器、以太網(wǎng)MAC和PCI接口。Leon2的VHDL模塊可以在大多數綜合工具上進(jìn)行綜合，可以在任何符合VHDL-87標準的仿真器上進(jìn)行仿真;采用AMBA AHB/APB總線(xiàn)結構的用戶(hù)設計新模塊，可以很容易加入到Leon2中，完成用戶(hù)的定制應用。

　　Leon2在歐洲和美國都有眾多的應用者;國內航天部77l所和中科院國家天文臺等單位正在研制基于Leon2的應用系統。為了使Leon2得到國內業(yè)界的了解和進(jìn)一步的應用，本文將從Leon2的結構、技術(shù)特點(diǎn)、軟硬件的開(kāi)發(fā)過(guò)程和應用實(shí)例等四個(gè)方面進(jìn)行介紹。在技術(shù)特點(diǎn)中，主要介紹了它所遵循的SPARCV8規范、采用的AMBH2.0內部系統總線(xiàn)協(xié)議、容錯設計方法和VHDL編程風(fēng)格等。

　　1 Leon2的結構

　　圖1是Leon2的片上結構框圖。整個(gè)系統結構由AMBA AHB和APB支撐，連接著(zhù)SPARC處理器、Cache系統及片上外設等設備。

　　(1)處理器單元

　　處理器單元由整數單元IU、浮點(diǎn)單元FPU、協(xié)處理器單元CP構成。整數單元的特點(diǎn)有：5級指令流水、分離的數據和指令Cache、支持2~32個(gè)寄存器窗口、可選的4個(gè)觀(guān)察口寄存器、可配置乘法器、可選的16×16位MAC(40位累加器)、基2除法器?？芍С值母↑c(diǎn)處理器有GaislerResearch的GRFPU，Sun Microsystems的Meiko FPU或其他通用浮點(diǎn)處理單元。Leon2提供了一個(gè)通用的用戶(hù)可定義的協(xié)處理器，同IU并行運行增強了系統功能。

　　(2)Cache子系統

　　可配置的模式有直接映射模式和2~4組相聯(lián)的多組相聯(lián)模式;可選的三種替換算法是LRU、LRR和偽隨機。

　　(3)片上外設

　　片上外設包括：2個(gè)中斷控制器、2個(gè)UART、2個(gè)Timer和1個(gè)Watchdog、16位的I/O口、存儲器控制器(PROM、SRAM、S13RAM)、PCI橋接器、Ethernet接口、高級片上調試支持單元(DSU)和跟蹤緩沖器等.中斷控制器可以最大處理46個(gè)內部和外部中斷。2個(gè)串行通信口 (UART)，支持8位數據幀、1位校驗位、1位停止位，支持硬件流控功能。調試支持單元(DSU)能夠把處理器設置到調試模式，通過(guò)它可以讀寫(xiě)處理器的所有寄存器和Cache。DSU還包括一個(gè)跟蹤緩存，可以保存已執行了的指令和AHB上傳輸的數據。

　　2 Leon2的技術(shù)特點(diǎn)

　　Leon2的技術(shù)特點(diǎn)主要有：采用SPARCV8結構、采用內部AMBA總線(xiàn)結構、容錯設計和VHDL編程風(fēng)格。

　　2.1 SPARC V8

　　SPARC是可擴展處理器體系架構的首字母縮略詞，是一個(gè)從RISC派生出的CPU指令集結構(ISA)。指令集結構是指：定義了指令、寄存器、指令和數據存儲器、指令執行對寄存器和存儲器的影響、控制指令執行的算法等內容，但不定義時(shí)鐘周期、每條指令的執行時(shí)鐘周期數(CPI)、數據通路等內容。作為一個(gè)結構，SPARC允許在具有不同性能價(jià)格比的廣泛應用中，實(shí)現不同系列的芯片和系統，包括科學(xué)、工程、編程、實(shí)時(shí)和商業(yè)應用等。SPARC的設計目標是優(yōu)化編譯器和易于硬件流水線(xiàn)實(shí)現。

　　SPARC處理器由整數單元(IU)、浮點(diǎn)和協(xié)處理器單元(FPU和CP)構成。它們各自都有自己的寄存器，其中IU有8個(gè)全局寄存器、2~3N個(gè)寄存器窗口(由用戶(hù)設定)，浮點(diǎn)和協(xié)處理器單元的選擇依賴(lài)于具體應用。

　　(1)寄存器窗口

　　它是SPARC的最大技術(shù)特點(diǎn)。SPARC處理器包括兩種寄存器：一種是通用寄存器，另一種是控制/狀態(tài)寄存器。IU的通用寄存器叫r寄存器。一個(gè)IU的實(shí)現可能包括40~520個(gè)32位r寄存器。這些寄存器又被分成8個(gè)全局寄存器，再加上2~32個(gè)與實(shí)現有關(guān)的16位寄存器組，每一個(gè)寄存器組又進(jìn)一步分為8個(gè)輸入寄存器和8個(gè)輸出寄存器。圖2是一個(gè)8窗口寄存器結構示意圖。在任何一個(gè)時(shí)刻，一條指令只能訪(fǎng)問(wèn)8個(gè)全局寄存器和由當前窗口指針(CWP)指定的當前窗口。這個(gè)窗口是由8個(gè)輸入寄存器、8個(gè)局部寄存器和8個(gè)輸入寄存器構成。從圖2中可以看出，兩個(gè)相鄰窗口的入和出寄存器是共享的。當前是按窗口號順序(或前或后)轉換的，正好上一次的輸出寄存器成為當前窗口的輸入寄存器，這樣可以減少存儲器讀寫(xiě)和運行時(shí)的現場(chǎng)保護。

　　(2)支持的數據格式

　　基本有三種：8/16/32/64位有符號整數、8/16/32/64位無(wú)符號整數、32/64/128位浮點(diǎn)數。浮點(diǎn)數格式符合ANSI/IEEE Standard 754-1985。

　　(3)Traps

　　它是一種矢量化的、通過(guò)一個(gè)包含每個(gè)陷阱句柄的前4條指令的特殊陷阱表，將控制轉向監視軟件。陷阱種類(lèi)有精確陷阱、延遲陷阱和中斷陷阱。

　　(4)指令集有

　　所有指令都編碼成32位格式，可以分成六個(gè)基本的類(lèi)型，一共有72條指令。六種基本的指令分別是：①Load/store;②A(yíng)rthmetic/logical/shift;③Control transfer;④Read/write control register;⑤Floating-point operate;⑥

　　Coprocessor operate。

　　(5)存儲器模式

　　SPARC的存儲器模型定義了存儲器操作的語(yǔ)義，指定了處理器發(fā)射出這些操作的順序與這些指令被存儲器執行的順序是如何進(jìn)行關(guān)聯(lián)的。標準的存儲器模型叫作TSO(Total Store Ordering)，所有的SPARC實(shí)現必須提供這個(gè)模型;另一個(gè)模型叫作PSO，它可以提供更高性能的存儲系統。