NVIDIA選用新思科技經(jīng)驗證DesignWare DDR IP核
加入技術(shù)交流群
重點(diǎn)：
本文引用地址：http://dyxdggzs.com/article/202008/416970.htm高質(zhì)量DesignWare DDR PHY IP核為NVIDIA提供無(wú)與倫比的性能、延遲和電源效率
DDR PHY支持DDR5/4的每個(gè)通道多個(gè)DIMM，滿(mǎn)足NVIDIA的網(wǎng)絡(luò )數據速率和內存容量要求
基于固件的現場(chǎng)可升級訓練可提高通道的穩定性和可靠性，并且有助于算法更新，從而降低采用新內存協(xié)議的風(fēng)險
新思科技（Synopsys, Inc.）近日宣布，NVIDIA的網(wǎng)絡(luò )業(yè)務(wù)部門(mén)Mellanox將采用經(jīng)驗證的DesignWare? DDR5/4 PHY IP核，以滿(mǎn)足其針對高性能計算和人工智能應用的InfiniBand網(wǎng)絡(luò )芯片不斷變化的內存需求。NVIDIA正在高性能和云計算領(lǐng)域投入更多，憑借高達80位數據路徑和對每個(gè)通道多個(gè)DIMM的支持，DesignWare DDR5/4 IP核可滿(mǎn)足NVIDIA基本數據速率和內存容量的要求。作為新思科技廣泛的內存接口IP核組合的一部分，DesignWare DDR5/4 PHY IP核由控制器、PHY和各種工藝的驗證IP核組成，支持所有必備功能，有助于Mellanox將這些IP核整合到其ASIC和芯片中，降低相關(guān)風(fēng)險。
DesignWare DDR5/4 PHY IP核提供基于固件的訓練，無(wú)需更改硬件即可進(jìn)行現場(chǎng)升級，從而幫助客戶(hù)降低采用新協(xié)議的風(fēng)險?；诠碳挠柧氁灿兄谑褂脧碗s的訓練模式，在系統層面上支持最高裕度和通道可靠性。就功率效率而言，DDR5/4 PHY IP核提供多個(gè)低功率狀態(tài)，具有較短的退出延遲和多個(gè)預訓練狀態(tài)，可實(shí)現動(dòng)態(tài)頻率調整功能。
新思科技解決方案事業(yè)部營(yíng)銷(xiāo)高級副總裁John Koeter表示：“用于數據密集型網(wǎng)絡(luò )和人工智能應用的高性能ASIC和芯片，需要可有效降低性能瓶頸的高帶寬片外存儲器技術(shù)。DesignWare DDR5/4 PHY IP核以最高數據速率運行，具有基于固件的訓練等差異化功能，使NVIDIA等公司能夠以更低的風(fēng)險在其設計中部署最新功能?！?/p>
NVIDIA旗下Mellanox業(yè)務(wù)工程部高級副總裁Shlomit Weiss稱(chēng)：“長(cháng)期以來(lái)，我們一直將新思科技的高質(zhì)量IP核集成到我們的芯片中，因此我們選擇將其DesignWare IP核整合到我們具有網(wǎng)絡(luò )計算功能的最新InfiniBand解決方案中。新思科技的DDR PHY IP核是市面上的最佳解決方案，既能滿(mǎn)足我們嚴格的內存需求，也能為我們提供實(shí)現差異化產(chǎn)品所需的質(zhì)量、容量和性能?！?/p>
評論