<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > GPIB控制器軟件的IP核設計方案詳解

GPIB控制器軟件的IP核設計方案詳解

作者: 時(shí)間:2017-10-21 來(lái)源:網(wǎng)絡(luò ) 收藏

  隨著(zhù)網(wǎng)絡(luò )技術(shù)與通信技術(shù)的高速發(fā)展,測試儀器和測試技術(shù)發(fā)生了革命性變化,“網(wǎng)絡(luò )就是儀器”確切地概括了測試儀器間的網(wǎng)絡(luò )化發(fā)展趨勢。組建網(wǎng)絡(luò )化測試系統不僅能實(shí)現資源共享,而且組建系統方便,還可提高測試系統的復雜度,拓寬其應用范圍。筆者采用CPLD 芯片實(shí)現 控制器的IP 核設計完成芯片NAT 9914 的產(chǎn)權自主化,從而大大降低了開(kāi)發(fā)成本。

本文引用地址:http://dyxdggzs.com/article/201710/367042.htm

  1 控制器方案設計

  通用接口總線(xiàn)( General Purpose Interface Bus,) 使自動(dòng)化測試儀器的互聯(lián)有了統一的標準,極大地推動(dòng)了自動(dòng)測試技術(shù)的發(fā)展。GPIB 總線(xiàn)具有并行總線(xiàn)傳送速度快、有效數據速率高、驅動(dòng)能力強、通信距離可達20m、抗干擾能力良好及通用性特點(diǎn),總線(xiàn)上最多可掛接15 臺設備并且傳輸速度可以達到8Mbit /s,因此有良好的應用前景[1],其自動(dòng)測試系統組建如圖1 所示。

  

  圖1 GPIB 控制器組建的自動(dòng)測試系統框圖

  GPIB 控制器IP 核設計采用模塊化思想,主要模塊包括狀態(tài)機模塊、數據通路模塊和譯碼電路模塊。對狀態(tài)機模塊的設計包括8 個(gè)小模塊( 如源方掛鉤及受方掛鉤等) ,采用VHDL 語(yǔ)言對各個(gè)小模塊進(jìn)行編程實(shí)現,最后調用各子模塊并用原理圖的方式進(jìn)行狀態(tài)機頂層模塊設計,并在Synplify 以及QuartusⅡ平臺進(jìn)行分析和仿真。對數據通路的設計也采用同樣的方式,先對各個(gè)子模塊進(jìn)行設計,然后進(jìn)行整體設計。最后調用狀態(tài)機頂層模塊、數據通路頂層模塊及多線(xiàn)消息譯碼電路模塊等進(jìn)行GPIB 控制器IP 核的頂層設計。完成整個(gè)IPCore設計后,通過(guò)JTAG 下載方式將Core 下載到選定的DE2 專(zhuān)用開(kāi)發(fā)套件CPLD 芯片進(jìn)行通信設置驗證,成功后再搭建硬件,從而得到實(shí)體化GPIB 控制器。

  2 GPIB 控制器IP 核設計的實(shí)現

  2. 1 接口控制電路的工作原理

  GPIB 總線(xiàn)是一種24 芯的并行無(wú)源總線(xiàn),由8根地線(xiàn)和16 根信號線(xiàn)組成。16 根信號線(xiàn)為8 根數據線(xiàn)( DIO1 ~ DIO8) 、3 根握手線(xiàn)( DAV、NRFD、NDAC) 和5 根管理線(xiàn)( ATN、REN、IFC、EOI、SRQ) 。數據傳輸采用位并行、字節串行的雙向異步傳輸方式。需要注意的是: GPIB 采用的是負邏輯,即低電平( 不大于0. 8V) 為邏輯1,高電平( 不小于2. 0V)為邏輯0[2]。

  GPIB 總線(xiàn)的基本原理是將控者作為服務(wù)器,利用編程并通過(guò)GPIB 總線(xiàn)實(shí)現對各個(gè)儀器的控制,同時(shí)各個(gè)儀器也通過(guò)操作GPIB 控制芯片來(lái)實(shí)現與服務(wù)器的數據傳輸,其輸出到GPIB 母線(xiàn)上的信號符合IEEE488 標準,從而達到自動(dòng)控制和測試的目的。

  2. 2 模塊設計

  GPIB 控制器的設計主要包括3 個(gè)模塊: 接口功能模塊、多線(xiàn)消息譯碼器和數據通路模塊。

  2. 2. 1 與GPIB 母線(xiàn)通信的接口功能模塊

  在GPIB 系統中,把器件與GPIB 總線(xiàn)的一種交互作用定義成一種接口功能,實(shí)質(zhì)上是一組邏輯功能,實(shí)現IEEE488 通信協(xié)議。該功能模塊是本設計的重點(diǎn),在接口功能子集的選擇上也有一定的要求,主要實(shí)現各子接口功能,即: 源方掛鉤SH、講者T、聽(tīng)者L、服務(wù)請求SRQ 及遠控本控RL 等。各接口模塊功能采用同步MOORE 狀態(tài)機( 只與當前信號有關(guān),與輸入信號無(wú)關(guān)) 實(shí)現。在各子接口模塊功能實(shí)現的基礎上,對其進(jìn)行頂層狀態(tài)機設計,即:調用各子模塊,用原理圖方式對其進(jìn)行互聯(lián)式設計,并用VHDL 語(yǔ)言完成對狀態(tài)機的描述,實(shí)現的邏輯功能如圖2 所示。其中,輸入信號有: GPIB 母線(xiàn)信號( ATN、DAV、IFC、REN、NDAC、NRFD、EOI、SRQ) ,多線(xiàn)消息( MTA、MLA、OTA、LLO、GTL、GET、DCL、SDC、UNL、SPD、SPE) ,輔助寄存器產(chǎn)生的內部消息及本地消息( swrst、lon、rsv、ton) 等。這些輸入的信號均通過(guò)譯碼電路產(chǎn)生,輸出信號對接口功能的狀態(tài)進(jìn)行控制。

  

  圖2 與GPIB 母線(xiàn)通信功能邏輯

  下面以源方掛鉤SH 為例說(shuō)明其邏輯的實(shí)現,邏輯圖如圖3 所示。

  

  圖3 SH 功能實(shí)現的邏輯電路

  主要代碼為:

  IF RESET = ‘1’OR( NOT ATN AND NOT( LACS

  OR LADS) ) = ‘1’THEN C_ST < = ST1; RFD <

  = ‘1’; DAC < = ‘1’;

  AIDS < = ‘ 1’; ANRS < = ‘ 0’; ACRS < = ‘ 0’;

  AWNS < = ‘0’; ACDS < = ‘0’;

  ELSIF CLK‘EVENT AND CLK = ’0‘ THEN

  CASE C_ST IS

  WHEN ST1 = > IF ATN = ’1‘OR LACS = ’1‘OR

  LADS = ’1‘THEN C_ST < = ST2; RFD < = ’0‘;

  DAC < = ’0‘; AIDS < = ’0‘; ANRS < = ’1‘; …

  ELSE C_ST < = ST1; RFD < = ’1‘; DAC < = ’1‘;

  AIDS < = ’0‘; …WHEN …. ELSIF DAV = ’1‘ THEN C_ST < = ST4;

  RFD < = ’0‘; …

  ELSE C_ST < = ST2; RFD < = ’0‘; DAC < = ’0‘; …

  …不同種狀態(tài)定義…

  2. 2. 2 數據通路模塊設計

  其模塊實(shí)現微處理器端到GPIB 接口功能端的數據,對控制器內部寄存器進(jìn)行讀、寫(xiě)操作。

  2. 2. 3 多線(xiàn)消息譯碼器電路

  譯碼電路的目的是產(chǎn)生邏輯功能信號,對控者發(fā)送的遠地消息和本地消息譯碼,實(shí)現各接口功能的控制。

  2. 3 程序設計

  程序設計主要完成接口初始化、主控PC 向儀器發(fā)送消息以及接收消息并對數據分析處理等工作。母線(xiàn)上各種動(dòng)作均是通過(guò)PC 機向NAT9914內部寄存器寫(xiě)入或讀取數據,使接口實(shí)現相應的功能變化。

  2. 4 實(shí)驗結果

  通過(guò)對整體系統搭建,完成儀器與總線(xiàn)間的數據傳輸。以AH 與L 功能配合接收GPIB 總線(xiàn)的數據為例分析實(shí)驗結果。AH 與L 功能接收數據實(shí)驗結果波形如圖4 所示。

  

  圖4 受方接收數據波形

  由圖4 可以看出,在信號WRITE 及地址RS[2. . 0]= 010( ADR 在寄存器中的地址) 的作用下,儀器通過(guò)INDATA[7. . 0]數據端口向地址寄存器ADR 內寫(xiě)入該儀器在GPIB 總線(xiàn)上的地址11H。在第4 個(gè)時(shí)鐘下降沿器件收到ATN 信號,表明AH 功能從AIDS 狀態(tài)進(jìn)入ANRS 狀態(tài); 第5 個(gè)時(shí)鐘下降沿仍然有ATN 信號,表明AH 功能從ANRS 狀態(tài)進(jìn)入ACRS 狀態(tài),同時(shí)發(fā)出RFD 信號,告訴控制者已經(jīng)準備好接收GPIB 接口命令; 在6個(gè)時(shí)鐘下降沿,檢測到總線(xiàn)傳輸的DAV 信號,表明AH 功能從ACRS 狀態(tài)進(jìn)入ACDS 狀態(tài)。隨后,系統控制者通過(guò)DIO 線(xiàn)發(fā)送地址命令31H,通過(guò)多線(xiàn)消息譯碼器輸出MLA 信號,在第7 個(gè)時(shí)鐘下降沿,L 功能在MLA&ACDS 的作用下從LIDS 進(jìn)入LADS狀態(tài),表明儀器已經(jīng)受命于聽(tīng)者,接收接口消息結束后,便會(huì )產(chǎn)生一個(gè)T 信號; 在第8 個(gè)時(shí)鐘下降沿,GPIB 控制器檢測到T 信號,表明AH 功能進(jìn)入AWNS 狀態(tài),并發(fā)出DAC 信號,告訴控制者接口命令接受完畢; 在第9 個(gè)時(shí)鐘下降沿,系統控制者撤銷(xiāo)DAV 信號和ATN 信號,表明AH 功能進(jìn)入ANRS 狀態(tài),至此一個(gè)三線(xiàn)掛鉤的過(guò)程已經(jīng)完成。在A(yíng)TN 為0 的作用下,L 功能進(jìn)入LACS 狀態(tài),此時(shí)儀器正式進(jìn)入聽(tīng)者狀態(tài)。其他傳輸過(guò)程與聽(tīng)者接收數據過(guò)程類(lèi)似,在此不再贅述。

  3 結束語(yǔ)

  實(shí)驗證明,由GPIB 控制器構成的自動(dòng)測試系統具有自動(dòng)采集數據、速度快及效率高等特點(diǎn),其核心部件采用IP 核設計具有可移植性,可開(kāi)發(fā)周期短、成本低,改變了傳統儀器手工操作及單臺使用等缺點(diǎn),并為計算機與儀器儀表相結合的自動(dòng)測試系統向智能化、標準化發(fā)展提供了有力的媒介。



關(guān)鍵詞: IP核 GPIB

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>