Leon3軟核的FPGA SelectMap接口配置設計

　　引言

　　嵌入式系統的硬件通常包括CPU、存儲器和各種外設器件，其中CPU是系統的核心，其重要性不言而喻。隨著(zhù)FPGA和SOPC技術(shù)的發(fā)展，基于FPGA的嵌入式系統與傳統的嵌入式系統相比，具有設計周期短、設計風(fēng)險和設計成本低、集成度高、靈活性大、維護和升級方便、硬件缺陷修復等優(yōu)點(diǎn)?；?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/FPGA">FPGA的嵌入式系統設計技術(shù)和市場(chǎng)逐漸成熟，使得嵌入式CPU軟核(如Xilinx公司推出的MicroBlaze、Altera公司的Nios、歐空局開(kāi)發(fā)的Leon3軟核等)的大量應用成為可能。

　　Virtex系列FPGA是Xilinx公司推出的一種高密度、大容量的現場(chǎng)可編程門(mén)陣列。該系列FPGA可支持動(dòng)態(tài)重構，當FPGA邏輯功能需要轉換，如算法改進(jìn)或是發(fā)現設計上的錯誤，或FPGA配置數據發(fā)生錯誤而導致功能失效(如在空間輻射環(huán)境下的單粒子翻轉效應導致配置數據錯誤等)，則需要對FPGA進(jìn)行重新配置。通常采用的配置系統由CPU、CPLD、FPGA和存儲器構成。本文結合具體應用需求，介紹了利用嵌入式CPU Leon3軟核處理器對Virtex系列FPGA的配置進(jìn)行控制的方法。此系統能夠實(shí)現FPGA配置數據的重構，并且減少了外圍CPU和CPLD器件的使用，具有很好的應用價(jià)值。

　　1 Leon3軟核

　　Leon3是歐空局開(kāi)發(fā)的32位CPU軟核，其標準版是一種開(kāi)源的軟核，使用GNU LGPL授權協(xié)議，可以免費地應用于研究、教學(xué)和商業(yè)目的。Leon3軟核使用VHDL語(yǔ)言描述，與SPARC V8兼容，使用7級流水線(xiàn)，集成了全流水的IEEE-754浮點(diǎn)處理器，提高了對多處理器的支持。由于Leon系列指令集符合SPARC V8標準，外部總線(xiàn)符合AMBA標準，兼容軟件和IP核資源極其豐富，加上其開(kāi)放源代碼的策略，對它的研究和應用受到了廣泛的關(guān)注。Leon3軟核具有良好的可配置性和可移植性，能夠根據需要靈活地選擇外圍控制器。并且該軟核不是FPGA廠(chǎng)商推出的，因此可以應用于不同類(lèi)型的FPGA芯片。Leon3開(kāi)源軟核的Grlib IP庫中提供了多種功能模塊，如串口控制器、存儲器控制器、通用可編程I/O等，把該軟核及其外圍的控制模塊集成到FPGA中，構成一個(gè)嵌入式片上系統。

　　2 SelectMap接口配置系統設計

　　2.1 Virtex系列FPGA配置方式

　　Virtex系列FPGA基于SRAM工藝，共有4種配置方式：主串(master serial)、從串(slave setial)、SelectMap和邊界掃描(boundarysca-n)。串行(主串或從串)模式需要的配置信號少(PROGRAM、CCLK、DIN、INIT、DONE)，FPGA在配置時(shí)鐘的上升沿接收1位配置數據，該配置方式速度較慢。邊界掃描模式?jīng)]有存儲芯片，掉電后需重新配置，所以該種配置方式多用于調試階段。SelectMap模式是一種8位并行配置模式，它是Virtex系列FPGA最快的一種配置模式，其配置時(shí)鐘最高可達66MHz，每個(gè)配置時(shí)鐘周期內有8位配置數據下載到FPGA內。在對配置速度要求較高的一些應用場(chǎng)合，一般采用SelectMap配置方式。

　　SelectMap配置方式所需引腳及相應功能如表1所列。表中BUSY信號是握手信號，只有當配置時(shí)鐘的頻率超過(guò)50MHz時(shí)才起作用，本設計的配置時(shí)鐘頻率低于50MHz，因此不使用BUSY信號。M(2：0)是模式選擇信號，在SelectMap配置模式下，M(2：0)應置為110。

　　2.2 SelectMap接口配置硬件設計實(shí)現

　　本文設計的SelectMap接口配置系統由兩片FPGA和存儲器(Flash)構成，如圖1所示。設計中FPGA1選用了Xilinx公司Virtex系列芯片Vir-tex-5 XC5VSX95T，是需要進(jìn)行配置的芯片。FPGA2內部嵌入了Leon3 CPU軟核，可利用該CPU軟核的存儲控制器模塊對Flash進(jìn)行讀寫(xiě)控制;利用FPGA內部豐富的資源，在FPGA2內部集成一個(gè)自定義的SelectMap接口控制IP核，主要用來(lái)產(chǎn)生FPGA的配置信號，這些SelectMap配置信號的狀態(tài)由嵌入在FPGA2內部的CPU Leon3軟核監控。該設計采用開(kāi)源的Leon3軟核CPU，并且充分利用了FPGA豐富的資源，與通常的SelectMap配置系統相比，設計成本低，設計較靈活。

　　Flash存儲器采用Intel公司的JS28F256P30T95，具有32 MB的存儲空間，用來(lái)存儲FPGA1的配置數據。因為Flash的每個(gè)地址空間中存儲著(zhù)16位數據，Leon3 CPU處理器讀取Flash地址中的數據，然后把數據以字節形式傳送到FPGA2。這個(gè)過(guò)程中，CPU處理器所在的FPGA2為FPGA1提供配置時(shí)序控制信號。這些控制信號的產(chǎn)生由FPGA2內部集成的SelectMap接口控制IP核實(shí)現。該IP核的功能模塊由3個(gè)寄存器組成：配置寄存器、編程寄存器和輸入寄存器。每次CPU對Flash進(jìn)行讀或寫(xiě)操作時(shí)，這些寄存器存儲FPGA1的配置信號數據。其中配置寄存器和編程寄存器為只寫(xiě)寄存器，輸入寄存器為只讀寄存器。詳細的邏輯框圖如圖2所示。CPU數據線(xiàn)在SelectMap接口控制IP核內部寄存器的構成如表2所列。

　　該配置邏輯模塊完成以下幾方面的功能：?jiǎn)?dòng)FPGA1配置時(shí)序;向FPGA1內部傳入配置數據;監測FPGA1是否正常配置。使用嵌入式CPU軟核配置FPGA1的流程如下：

　?、賳?dòng)FPGA1的配置時(shí)序。CPU地址線(xiàn)選中FPGA2內部編程寄存器，數據線(xiàn)輸出FPGA1配置控制信號CS、WRITE和PROGRAM，將CS和WRITE置低，PROGRAM置高。

　?、诒O測FPGA的配置狀態(tài)。CPU地址線(xiàn)選中FPGA2內部輸入寄存器，接收FPGA1的輸出信號INIT，若其值為高，那么CPU開(kāi)始發(fā)出FPGA1的配置數據，否則持續檢查INIT的值，直到其值為1。

　?、巯騀PGA1內傳送配置數據。CPU地址線(xiàn)選中FPGA2內部配置寄存器，數據線(xiàn)Data[15：8]輸出FPGA1的配置數據，Data[0]產(chǎn)生配置時(shí)鐘CCLK，在CCLK的上升沿FPGA1接收配置數據。配置數據傳送分兩步，首先Data[0]置0，然后Data[0]置1。CCLK產(chǎn)生一個(gè)上升沿，在此過(guò)程中Data[15：8]數據保持不變。重復此過(guò)程，CPU輸出FPGA1全部配置數據。

　?、軝z查FPGA1是否配置成功。FPGA1的配置數據被傳送至結束時(shí)，CPU地址線(xiàn)選中FPGA2內部輸入寄存器，接收FPGA1的輸出信號DONE。若其值為高時(shí)，說(shuō)明FPGA1配置成功，否則需要重新配置FPGA1。

　　SelectMap接口配置方式下FPGA的時(shí)序如圖3所示。

　　3 仿真及分析

　　FPGA2采用Xilinx公司的Virtex-5 XC5VFX70T，SelectMap接口控制IP核采用VHDL語(yǔ)言實(shí)現，嵌入式CPU軟核采用的是歐空局開(kāi)發(fā)的Lcon3軟核。在XilinxISE 10.1平臺下完成對Lcon3 CPU軟核處理器、外圍控制器及自定義SelectMap接口控制IP核集成的設計、綜合，利用Modelsim SE6.0完成仿真。

　　SelectMap配置仿真波形如圖4所示。由于FPGA1(Virtex-5 XC5VSX95T)的配置數據較大，仿真出完整的配置過(guò)程是不現實(shí)的，圖中用5個(gè)字節的配置數據來(lái)代替FPGA的完整配置過(guò)程。為了把配置寄存器數據Data和并行配置的8位數據相對照，分離出了Data的高8位Data[15：8]。從圖中可以看出，在一次完整的配置過(guò)程中，CS和WRITE為低，PROGRAM為高，當監測到INIT為高時(shí)發(fā)出配置數據，在配置時(shí)鐘CCLK的上升沿接收8位配置數據，DONE信號為高電平指示配置完成。該仿真結果和SelectMap配置方式的FPGA時(shí)序一致，證明了本設計的正確性及可行性。

　　結語(yǔ)

　　通過(guò)使用嵌入式Lcon3 CPU軟核和FPGA及開(kāi)發(fā)板上的存儲器件，實(shí)現了對Xilinx公司的FPGA進(jìn)行SelectMap配置的一種有效的方案。這種方法減少了外圍器件的數目，增加了硬件系統地靈活性。此外，該方法除了可以完成FPGA芯片的配置外，更重要的是可以靈活地在線(xiàn)升級系統、修改和調試FPGA程序。如果存儲空間夠大，可以存儲不同功能的FPGA程序代碼，這樣就可根據實(shí)際情況來(lái)加載不同代碼，甚至通過(guò)通信接口也可以方便地實(shí)現遠程下載代碼和更新系統，使整個(gè)系統可在線(xiàn)配置，增強了系統的適用性和靈活性。