Mentor Graphics宣布推出新的用于PCIe 4.0的驗證IP

　　Mentor Graphics公司今天宣布其新的Mentor®EZ-VIP PCI Express驗證IP的即時(shí)可用性。這一新的驗證IP (VIP)可將ASIC(應用程序特定集成電路)和FPGA(現場(chǎng)可編程門(mén)陣列)設計驗證的測試平臺構建時(shí)間減少多達10倍。

　　驗證IP旨在通過(guò)為常見(jiàn)協(xié)議和架構提供可復用構建模塊來(lái)幫助工程師減少構建測試平臺所花費的時(shí)間。然而，即使是標準協(xié)議和常見(jiàn)架構，其配置和實(shí)施也可能會(huì )因設計而異。因此，傳統的VIP元件可能需要數天甚至數周來(lái)準備模擬或仿真測試平臺。

　　“在移動(dòng)、網(wǎng)絡(luò )及服務(wù)器SoC中使用ARMv8-A架構和ARM® CoreLink™高速緩存一致性互連進(jìn)行設計時(shí)，我們的合作伙伴可以選擇使用PCIe根聯(lián)合體解決方案，”ARM®系統和軟件組總監Jim Wallace說(shuō)，“ARM®一直使用在Questa®和Veloce®上運行的Mentor PCIe VIP庫來(lái)幫助驗證PCIe與ARM® AMBA®接口域之間的關(guān)鍵交互，以實(shí)現快速部署和準確的協(xié)議檢查。”

　　與傳統的驗證IP不同，Mentor的新PCIe EZ-VIP是“設計感知型”產(chǎn)品，可消除測試平臺裝配過(guò)程中的多個(gè)耗時(shí)步驟。這使驗證工程師能夠更快地配置和實(shí)施過(guò)去繁瑣的設置任務(wù)，以直接產(chǎn)生高價(jià)值場(chǎng)景，從而將曾經(jīng)需要數天或數周的過(guò)程減少到幾個(gè)小時(shí)。

　　“我們很高興與Mentor合作，為驗證PCIe EZ-VIP提供支持，”PLDA的CTO Stephane Hauradou說(shuō)，“成為第一批快速為ASIC和驗證工程師開(kāi)發(fā)并引進(jìn)PCIe 3.0和PCIe 4.0控制器的提供商之一后，PLDA很高興將通過(guò)硅驗證的XpressRICH3和XpressRICH4 IP與PCIe EZ-VIP相結合，為ASIC項目團隊提供一種可靠、可高度配置且易用的完整解決方案。”

　　“擁有易用且通過(guò)預先驗證的PCIe驗證IP對于我們的客戶(hù)來(lái)說(shuō)非常重要。我們一直與Mentor合作，幫助客戶(hù)通過(guò)我們的Expresso 3.0核心驗證其PCIe EZ-VIP，”Northwest Logic的董事長(cháng)Brian Daellenbach說(shuō)，“因此，客戶(hù)可以將Mentor PCIe VIP與我們通過(guò)硅驗證的PCI Express核心結合使用，來(lái)創(chuàng )建并驗證其具有高可信度的設計。”

　　Mentor的PCIe EZ-VIP包含適用于PCIe 1.0、2.0、3.0、4.0和mPCIe的串行和并行接口的預封裝且易用的驗證環(huán)境，可用于驗證PHY、Root Complex和Endpoint設計。測試計劃、符合性測試、測試序列和協(xié)議覆蓋范圍都作為SV和XML源代碼包含在內，從而允許簡(jiǎn)單復用、擴展和調試。Mentor VIP元件還包含一整套協(xié)議檢查、錯誤注入和調試功能。