基于FPGA的LCD顯示遠程更新的設計方案及原理圖

　　2.3流程圖

　　(1)系統流程圖

　　系統流程圖是描述了系統整個(gè)的工作流程。由于遠程更新LCD，所以要用到以太網(wǎng)的傳輸，具體就是要使用TCP/IP協(xié)議，FTP協(xié)議對LCD遠程更新。程序設計的時(shí)候默認狀態(tài)是在LCD顯示器循環(huán)播放信息，此外該項目利用開(kāi)發(fā)板上的四個(gè)按鍵可以控制根據個(gè)人的需求重點(diǎn)顯示特定的信息。因此軟件系統的結構流程框圖如下所示：

　　圖8 系統流程圖

　　從上面的軟件流程圖可知軟件執行流程如下：如果交通總控室有需要更新的路況信息，則將需要更新的內容通過(guò)網(wǎng)線(xiàn)發(fā)送到Nesxy3開(kāi)發(fā)板，經(jīng)過(guò)信息處理模塊對LCD顯示內容進(jìn)行更新。按鍵掃描程序如果檢測到某個(gè)鍵按下，則進(jìn)行相應的中斷，跳轉到相應的程序處執行特定顯示。如果沒(méi)有按鍵，則正常循環(huán)顯示。

　　(2)數據流圖

　　數據流圖它以圖形的方式描繪了信號數據(數據流)在系統中流動(dòng)和處理的過(guò)程。數據流圖對整個(gè)項目模塊劃分起到了關(guān)鍵性的作用，它反映出了系統必須完成的邏輯功能。其數據流圖如下：

　　圖9 數據流圖

　　2.4技術(shù)指標

　　表1 技術(shù)指標

　　開(kāi)發(fā)板Nexys3

　　處理器MicroBlaze

　　通訊協(xié)議TCP/IP FTP

　　傳輸設備網(wǎng)線(xiàn)

　　存儲介質(zhì)Cellular RAM

　　顯示器LCD

　　三 設計實(shí)施方案

　　3.1隊伍構成及分工

　　表2隊伍分工

　　成 員分 工

　　雷 健TCP/IP及FTP協(xié)議開(kāi)發(fā)

　　楊洪吉MicroBlaze軟核的開(kāi)發(fā)

　　張作彤LCD顯示及各種文檔的編輯

　　朱于增TCP/IP及FTP協(xié)議開(kāi)發(fā)

　　3.2 工具集

　　3.2.1硬件和軟件需求

　　表3硬件需求表

　　HardwareExact Version

　　Xilinx Nexys3開(kāi)發(fā)板Nexys3

　　臺式機

　　(可選)Windows XP SP3 Intel Celeon 2.8GHz

　　1G DDR2

　　usb jtag下載線(xiàn)N/A

　　串口延長(cháng)線(xiàn)N/A

　　存儲Cellular RAM

　　網(wǎng)線(xiàn)RJ45

　　LCD12864

　　表4軟件需求表

　　SoftwareExact Version

　　Xilinx ISE foundation10.1

　　Xilinx EDK10.1

　　Modelsim6.1eSE

　　Micro blazeV8.20A

　　3.2.2硬件描述

　　Nexys3 Spartan6 開(kāi)發(fā)板：由Digilent公司設計的基于Spartan-6芯片的FPGA開(kāi)發(fā)板,板子上有豐富的外設,可以給此次項目的設計帶來(lái)很大的靈活性.

　　臺式電腦:裝有Xilinx工具軟件及modelsim軟件.可以對PFGA進(jìn)行開(kāi)發(fā).及對LCD顯示內容進(jìn)行更新.

　　各種線(xiàn)纜：網(wǎng)線(xiàn)用來(lái)與FPGA開(kāi)發(fā)板進(jìn)行通信,進(jìn)行網(wǎng)絡(luò )數據傳輸.USB用來(lái)下載bit文件進(jìn)行FPGA的配置.

　　LCD:用來(lái)顯示文字信息.

　　3.2.3軟件描述

　　ISE Foundation ： Xilinx集成開(kāi)發(fā)環(huán)境,是與PFGA硬件交流的橋梁.它能夠根據硬件描述語(yǔ)言或者電路模塊連接圖等等信息生成用于配置FPGA的配置文件,并下載到片子上去.

　　EDK:這是Xilinx用于嵌入式開(kāi)發(fā)的工具套裝,它主要用來(lái)對Nexys3板子的MicroBlaze軟核進(jìn)行配置和連接,搭建硬件系統.

　　ModelSim：VHDL或者Verilog 硬件描述語(yǔ)言的調試和仿真工具,可在ISE里面直接調用.在此次項目的設計里面它用來(lái)編寫(xiě)測試向量和測試該項目小組自己設計的IP模塊

　　MicroBlaze：一個(gè)被Xilinx公司優(yōu)化過(guò)的可以嵌入在FPGA中的RISC處理器軟核,32位軟處理器核是支持CoreConnect總線(xiàn)的標準外設集合非常適合設計針對網(wǎng)絡(luò ),電信,數據通信等的嵌入式系統.