基于射頻功率放大器驅動(dòng)器的無(wú)線(xiàn)系統實(shí)現

目前，已經(jīng)可以在1.2V 65nm CMOS技術(shù)的基礎上實(shí)現8Vpp和脈沖寬度調制射頻高壓/大功率驅動(dòng)器。在0.9到3.6GHz的工作頻率范圍內，該芯片在9V的工作電壓下可向50Ω 負載提供8.04Vpp的最大輸出擺幅。這使得CMOS驅動(dòng)器能夠直接連接并驅動(dòng)LDMOS和GaN等功率晶體管。該驅動(dòng)器的最大導通電阻為4.6Ω。2.4GHz時(shí)所測量的占空比控制范圍為30.7%到71.5%.通過(guò)使用新型薄氧化層漏極延伸MOS器件，該驅動(dòng)器可實(shí)現可靠的高壓操作，而這一新型器件通過(guò)CMOS技術(shù)實(shí)現時(shí)無(wú)需額外的費用。

技術(shù)背景

現代無(wú)線(xiàn)手持通信無(wú)線(xiàn)電（包括射頻（RF）功率放大器（PA） 在內）均是在深亞微米CMOS中得以實(shí)現。不過(guò)，在無(wú)線(xiàn)基礎設施系統中，由于需要較大的輸出功率等級，必須通過(guò)硅LDMOS或混合技術(shù)（如GaA和更先進(jìn) 的GaN）才能實(shí)現RF PA.對下一代可重新配置的基礎設施系統而言，開(kāi)關(guān)模式PA（SMPA）似乎能為多頻帶多模式發(fā)射器提供所需的靈活性和高性能。但是，為了將基站SMPA 中使用的高功率晶體管與發(fā)射器的所有數字CMOS模塊相連，需要能夠生成高壓（HV）擺幅的寬帶RF CMOS驅動(dòng)器。這樣不僅能實(shí)現更優(yōu)的高功率晶體管性能，而且還能將數字信號處理直接用于控制所需的SMPA輸入脈沖波形，從而提高系統整體性能。

設計挑戰

LDMOS或GaN SMPA的輸入電容通常為幾個(gè)皮法，必須由振幅高于5Vpp的脈沖信號驅動(dòng)。因此，SMPA CMOS驅動(dòng)器必須同時(shí)提供高壓和瓦特級的射頻功率。遺憾的是，深亞微米CMOS給高壓和大功率放大器及驅動(dòng)器的實(shí)現提出了諸多挑戰，尤其是極低的最大工 作電壓（即可靠性問(wèn)題引起的低擊穿電壓）和損耗較大的無(wú)源器件（例如用于阻抗變換）。

現有解決方案

用于實(shí)現高壓電路的方法并不多?？梢圆捎媚軌驅?shí)現高壓容限晶體管的技術(shù)解決方案（如多柵氧化層）， 但代價(jià)是生產(chǎn)流程較昂貴，必須向基線(xiàn)CMOS工藝添加額外的掩模和處理步驟，因此這種方案并不理想。此外，為可靠地增加高壓耐受力，可以采用僅使用標準基 線(xiàn)晶體管（使用薄/厚氧化層器件）的電路方案。在第二種方法中，器件堆疊或串聯(lián)陰極是最常見(jiàn)的例子。但是，射頻復雜性和性能具有很大的局限性，尤其是當串 聯(lián)陰極（或堆疊）器件的數量增加至2個(gè)或3個(gè)以上時(shí)。另一種實(shí)現高壓電路的途徑就是如本文所述的在基線(xiàn)CMOS技術(shù)中使用漏極延伸場(chǎng)效應管（EDMOS）來(lái)實(shí)現。

新的解決方案

漏極延伸器件基于智能布線(xiàn)技術(shù)，這得益于在A(yíng)CTIVE（硅）、STI（氧化層）及GATE （多晶硅）區域中可實(shí)現十分精細的尺寸，并能在沒(méi)有附加費用的條件下，利用基線(xiàn)深亞微米CMOS技術(shù)實(shí)現PMOS和NMOS兩種高壓容限晶體管。盡管與采 用該工藝的標準晶體管相比，這些EDMOS設備的RF性能實(shí)際上較低，但由于消除了與其他HV等效電路相關(guān)的重要損耗機制（如串聯(lián)陰極），它們仍能在整個(gè) 高壓電路中實(shí)現較高整體性能。

因此，本文所述的高壓CMOS驅動(dòng)器拓撲結構采用EDMOS器件來(lái)避免器件堆疊。RF CMOS驅動(dòng)器采用薄氧化層EDMOS器件通過(guò)65nm低待機功耗基線(xiàn)CMOS工藝制造，且無(wú)需額外的掩模步驟或工序。對PMOS和NMOS而言，這些器 件上測量到的fT分別超過(guò)30GHz和50GHz,它們的擊穿電壓限度為12V.高速CMOS驅動(dòng)器前所未有地實(shí)現了高達3.6GHz的8Vpp輸出擺 幅，因而能為像GaN這樣的基于寬帶隙的SMPA提供驅動(dòng)。

圖1為本文所述驅動(dòng)器的結構示意圖。輸出級包括一個(gè)基于EDMOS的逆變器。EDMOS器件可由低 壓高速標準晶體管直接驅動(dòng)，從而簡(jiǎn)化了輸出級與其它數字和模擬CMOS電路在單顆芯片上的集成。每個(gè)EDMOS晶體管均由通過(guò)3個(gè)CMOS逆變器級實(shí)現的 錐形緩沖器（圖1中的緩沖器A和B）提供驅動(dòng)。兩個(gè)緩沖器具有不同的直流等級，以確保每個(gè)CMOS逆變器都能在1.2V的電壓下（受技術(shù)所限，即 VDD1-VSS1=VDD0-VSS0=1.2V）穩定運行。為了使用不同的電源電壓并允許相同的交流操作，兩個(gè)緩沖器的構造完全相同，并內置于單獨的 Deep N-Well（DNW）層中。驅動(dòng)器的輸出擺幅由VDD1-VSS0決定，可隨意選擇不超過(guò)EDMOS器件最大擊穿電壓的任意值，而內部驅動(dòng)器的運行保持 不變。直流電平位移電路可分離每個(gè)緩沖器的輸入信號。

圖1:RF CMOS驅動(dòng)電路示意圖和相應的電壓波形。

CMOS驅動(dòng)器的另一個(gè)功能就是對輸出方波的脈沖寬度控制，該功能由脈寬調制（PWM）通過(guò)可變柵 偏壓技術(shù)實(shí)現。PWM控制有助于實(shí)現微調和調諧功能，從而提升高級SMPA器件的性能。緩沖器A和B的第一個(gè)逆變器（M3）的偏置電平可參照該逆變器本身 的開(kāi)關(guān)閾值對RF正弦輸入信號進(jìn)行上移/下移。偏置電壓的改變將使逆變器M3的輸出脈沖寬度發(fā)生變化。然后，PWM信號將通過(guò)另外兩個(gè)逆變器M2和M1進(jìn) 行傳輸，并在RF驅動(dòng)器的輸出級（EDMOS）合并。