基于射頻功率放大器驅動(dòng)器的無(wú)線(xiàn)系統實(shí)現

為確保輸出級之前的兩個(gè)RF路徑的布局對稱(chēng)，所有逆變器（從M0到M3）都采用了統一的PMOS- to-NMOS晶體管尺寸比。所有CMOS級中每個(gè)加寬晶體管（M0級的總寬度可達4,032μm）的布局被分割成若干個(gè)單位晶體管布局參數化單元（P- cell），并通過(guò)優(yōu)化實(shí)現最高頻率。每個(gè)P-cell都包含一個(gè)版圖不對稱(chēng)的多指晶體管（具有最小柵長(cháng)）、護圈和所有與頂層內部金屬的互連。每個(gè)晶體管 的布局均可充分擴展。

電容器Cin與兩個(gè)DC輸入偏壓線(xiàn)路（BIASa,b）一起實(shí)現直流電平位移。使用片上電容器Cout可實(shí)現DC耦合或AC耦合兩種方式的輸出。AC耦合可驅動(dòng)需要負柵偏壓的功率晶體管（如GaN）。將四條寬粗的電源線(xiàn)（VSS0,1和VDD0,1）布線(xiàn)于位于兩塊更厚的金屬頂部上的芯片內。采用電容器C0、C1、C2和C3對內部電源線(xiàn)進(jìn)行退耦。此外還增加了專(zhuān)用的ESD保護電路以保護CMOS芯片。

CMOS驅動(dòng)器的總體芯片面積為1.99mm2,而工作面積（EDMOS和緩沖器）僅為 0.16mm2.將原型裸片安裝于PCB上以便于測試，并在50Ω的負載環(huán)境下進(jìn)行測量。使用高速數字采樣示波器可捕捉時(shí)域信號。圖2顯示了在3V、 5V、7V和9V的供電電壓下，且輸入正弦波為2.1GHz時(shí)，驅動(dòng)器DC耦合輸出的時(shí)域波形。在50Ω負載和9V電源下所測量的最大擺幅為 8.04Vpp.測量到的驅動(dòng)器導通電阻低至4.6Ω。圖3顯示了測量到的脈沖寬度（以占空比表示）控制范圍，以DC偏置電平（即BIASa,b- VSS0,1）的函數表示。該圖還顯示了不同占空比條件下的兩種時(shí)域波形。在2.4GHz頻率和5V電源下可觀(guān)察到占空比控制范圍為30.7%至 71.5%.在高達3.6GHz的頻率下，RF驅動(dòng)器將其脈沖波形保持為8Vpp.在2.4GHz下進(jìn)行的另一項測量表明，在5V和9V電源下連續工作 24小時(shí)后，性能并未發(fā)生下降。

圖2:2.1GHz時(shí)，多種電壓下監測到的時(shí)域波形（VDD1- VSS0= 3V, 5V, 7V, 9V）。

圖3:2.4GHz時(shí)測量到的占空比。

與之前最先進(jìn)的CMOS器件相比，上述驅動(dòng)器實(shí)現了更大的輸出電壓擺幅和更高的工作頻率。此外，該CMOS驅動(dòng)器具有與SiGe-BiCMOS等效電路相近的性能。相比之前所有HV驅動(dòng)器，本文介紹的芯片具有帶RF控制功能的附加脈沖以提升SMPA系統性能。

本文小結

本文主要描述了采用1.2V基線(xiàn)65nm CMOS技術(shù)實(shí)現8.04Vpp和3.6GHz工作頻率的首款寬帶PWM控制RF SMPA驅動(dòng)器。該CMOS驅動(dòng)器連接了數字CMOS電路與高功率晶體管，可充當面向無(wú)線(xiàn)基礎設施系統的下一代可重新配置多頻多模發(fā)射器的主要構建模塊。