無(wú)源高頻RFID芯片的FPGA原型驗證平臺設計

射頻識別即RFID技術(shù)又稱(chēng)電子標簽、無(wú)線(xiàn)射頻識別，是一種通信技術(shù)[1].RFID技術(shù)作為物聯(lián)網(wǎng)發(fā)展的關(guān)鍵技術(shù)，其應用必將隨著(zhù)物聯(lián)網(wǎng)的發(fā)展而擴大。常用的RFID分低頻、高頻、超高頻3種，其中高頻RFID典型工作頻率為13.56 MHz，一般以無(wú)源為主。高頻標簽比超高頻標簽具有價(jià)格便宜、節省能量、穿透非金屬物體力強、工作頻率不受無(wú)線(xiàn)電頻率管制約束的優(yōu)勢，最適合應用于含水成分較高的物體中，例如水果等。

基于FPGA的原型驗證方法憑借其速度快、易修改、真實(shí)性的特點(diǎn)，已經(jīng)成為ASIC芯片設計中重要的驗證方法[2].本文主要描述高頻RFID芯片的FPGA原型驗證平臺的設計，并給出驗證結果。

1 RFID芯片的FPGA原型驗證環(huán)境概述

一套完整的RFID系統是由閱讀器（Reader）、電子標簽芯片（Tag）也就是所謂的應答器（Transponder）及應用軟件三部分組成[3].

電子標簽芯片的FPGA原型驗證環(huán)境也是一套完整的RFID系統，用FPGA原型驗證平臺替代上述的電子標簽芯片（Tag），使用上層的應用軟件開(kāi)發(fā)驗證激勵。通過(guò)閱讀器與FPGA原型驗證平臺進(jìn)行通信來(lái)實(shí)現對FPGA中的數字邏輯進(jìn)行驗證的目的。圖1是典型的RFID芯片的FPGA原型驗證環(huán)境原理圖。


圖1 RFID芯片和FPGA原型驗證環(huán)境原理圖


圖2 驗證平臺硬件系統結構圖

2驗證平臺的硬件設計

2.1驗證平臺硬件系統結構

FPGA原型驗證平臺利用自身的硬件資源，模擬實(shí)現RFID芯片的各功能模塊。其中數字邏輯單元和存儲器是FPGA原型驗證的對象，由FPGA內部的資源實(shí)現。圖2為驗證平臺硬件系統結構圖。

下面詳細介紹FPGA器件選型、模擬射頻前端（AFE）電路設計、天線(xiàn)設計及調試，其中重點(diǎn)是FPGA器件選型和模擬射頻前端電路設計，難點(diǎn)是天線(xiàn)設計及調試。

2.2 FPGA器件選型

FPGA原型驗證平臺中FPGA器件選型主要考慮FPGA的邏輯資源、存儲資源、I/O資源和時(shí)鐘資源，另外兼顧器件的供貨渠道、速度等級、溫度等級等。

FPGA的邏輯資源應為待驗證ASIC邏輯門(mén)數的2~3倍或更高；存儲資源、滿(mǎn)足待驗證ASIC存儲資源的需求，主要是Blockram資源，I/O資源，用戶(hù)可配置的I/O數量除了滿(mǎn)足ASIC設計的數字端口信號需求外，還要預留一定量的調試I/O；時(shí)鐘資源，主要指全局時(shí)鐘數量，ASIC低功耗設計會(huì )用到大量的門(mén)控時(shí)鐘，轉化門(mén)控時(shí)鐘需用到FPGA的全局時(shí)鐘資源。

根據以上原則，本次FPGA采用Xilinx Spartan3-1000芯片。該芯片可編程約10萬(wàn)門(mén)的ASIC邏輯；16組blockram，提供432 kbit地址空間；8個(gè)全局時(shí)鐘bufer用于定義時(shí)鐘；4個(gè)DCM模塊，可以精確地實(shí)現內部時(shí)鐘分頻、倍頻；用戶(hù)可用的I/O多達173個(gè)。

本次待驗證的RFID芯片的數字邏輯規模約為1萬(wàn)門(mén)，存儲器容量為1 kbit，時(shí)鐘網(wǎng)絡(luò )簡(jiǎn)單，端口I/O少。實(shí)驗證明，該FPGA的資源完全滿(mǎn)足RFID芯片的原型驗證需求。

2.3模擬射頻前端（AFE）電路設計

在搭建RFID芯片的驗證平臺時(shí)，模擬射頻前端（AFE）通常采用分立元件實(shí)現。分立器件實(shí)現的AFE電路穩定性差，受環(huán)境影響比較大，調試難度大。例如，包絡(luò )檢波器的輸出幅值隨場(chǎng)強變化較大，導致電壓比較器工作失常，由此轉換出的數字信號出現錯誤。

為改善以上穩定性差的問(wèn)題，本次模擬射頻前端采用AFE IC實(shí)現。AFE IC完成信號能量交流直流轉換、限壓、穩壓、信號調制和解調、時(shí)鐘產(chǎn)生及上電復位等功能。該芯片經(jīng)過(guò)了成熟的測試，穩定性好，受磁場(chǎng)環(huán)境的影響小，電路穩定性大大增強，調試風(fēng)險大大降低。圖3為模擬射頻前端（AFE）與其他功能模塊的連接關(guān)系圖。


圖3 AFE與FPGA的連接關(guān)系圖

2.4天線(xiàn)設計及調試

2.4.1天線(xiàn)設計原理

高頻電子標簽的天線(xiàn)線(xiàn)圈進(jìn)入閱讀器產(chǎn)生的交變磁場(chǎng)時(shí)，讀寫(xiě)器與標簽之間可等效為變壓器耦合方式。讀寫(xiě)器天線(xiàn)相當于變壓器的初級線(xiàn)圈，標簽上的天線(xiàn)相當于次級線(xiàn)圈[4].對于無(wú)源電子標簽，電子標簽可以簡(jiǎn)化為天線(xiàn)與芯片的直接電連（標簽天線(xiàn)可等效為天線(xiàn)等效內阻與等效感應電壓源的串聯(lián)組合，標簽芯片可等效為純阻抗）。圖4為無(wú)源高頻電子標簽等效電路圖。



符合ISO/IEC l5693標準的RFID系統，電子標簽和閱讀器之間的載波頻率為13.56 MHz.為了保證閱讀器與標簽之間的良好通信，標簽的諧振頻率要接近13.56 MHz.本文描述的FPGA原型驗證平臺設計中，天線(xiàn)設計也是基于以上理論模型，設計成矩型天線(xiàn)。

ISO/IEC 15693-1協(xié)議中規定，標簽天線(xiàn)尺寸最大不超過(guò)86 mm×54 mm，典型線(xiàn)圈有3~6匝[3].這樣可以根據實(shí)際的設計需求先確定天線(xiàn)尺寸，本次設計的天線(xiàn)長(cháng)和寬分別為79 mm和47 mm，天線(xiàn)線(xiàn)圈的線(xiàn)寬為6 mil，線(xiàn)圈間距為9 mil，線(xiàn)圈匝數為4.



圖5 RFID標簽天線(xiàn)尺寸參數示意圖