改善可編程增益放大器性能的一個(gè)技巧

　　可編程增益放大器(PGA)常用于通信系統，如基站。設計師可以選擇目前可用帶寬超過(guò)500 MHz的全集成單片集成電路PGA，但是要在通信應用中獲得很關(guān)鍵的低二階和三階失真卻不容易。

　　鑒于上述情況，且考慮到在衰減水平和步長(cháng)方面要有更多的選擇，設計師可能選擇采用帶有模擬開(kāi)關(guān)和電阻IC的高性能、固定增益放大器來(lái)在放大器之前構建一個(gè)PGA。作為選擇，設計師可根據器件清單訂購ASIC。

　　PGA的動(dòng)態(tài)性能主要取決于放大器的特性，放大器的輸入阻抗應該高。但是如果開(kāi)關(guān)陣列和布局不是最佳，則PGA的性能會(huì )遭破壞。幾年前有一個(gè)設計思路采用了R-2R梯形，斷開(kāi)每個(gè)梯形節點(diǎn)抽頭。開(kāi)關(guān)輸出接在一起送入放大器。圖1為一種類(lèi)似的結構，本文論述如何改進(jìn)該電路的性能。

　　開(kāi)關(guān)數量大增加了開(kāi)關(guān)寄生電容和串擾耦合造成的失真，同時(shí)也減少了信號通道的帶寬。寄生電容的幅度隨信號幅度和工作條件的變化而改變。因此，信號的不同部分以不同的非線(xiàn)性方式傳輸，這樣就引起失真。開(kāi)關(guān)的導通電阻也是非線(xiàn)性的，這會(huì )增加失真。MOSFET或雙極性開(kāi)關(guān)都可以使用。

　　為減少功耗和熱梯度產(chǎn)生的不對稱(chēng)，采用MOS開(kāi)關(guān)（IC或晶體管）可能更好一些。這里討論的改善PGA性能的技巧可用于任一技術(shù)。此外，可以將這些技巧運用到單端或差分結構的PGA中。

　　一種減小電容寄生效應和非線(xiàn)性的方法是將開(kāi)關(guān)級聯(lián)，構成開(kāi)關(guān)數量多的第一排送入開(kāi)關(guān)數少的第二排的結構。這樣可以降低輸出的非線(xiàn)性，開(kāi)關(guān)在此送入放大器的輸入。增加了一個(gè)好處，就是使電路布局和走線(xiàn)長(cháng)度的均衡更容易（見(jiàn)圖2）。為了簡(jiǎn)化譯碼邏輯使能開(kāi)關(guān)，開(kāi)關(guān)的數量應該以二進(jìn)制選擇為基礎進(jìn)行選擇。（圖中未示出各開(kāi)關(guān)的邏輯控制）。級聯(lián)更多的開(kāi)關(guān)排會(huì )逐次增加導通電阻，應該避免。

　　如果開(kāi)關(guān)陣列為晶體管級，那么有一個(gè)可使失真最小的最佳開(kāi)關(guān)尺寸（即W/L比）。第一排可以是NMOS開(kāi)關(guān)，第二排可以是PMOS開(kāi)關(guān)，這樣可獲得隨電壓變化平緩的總體信號路徑中的導通電阻。若對速度有要求，這些開(kāi)關(guān)最好都是NMOS。每個(gè)開(kāi)關(guān)都應該與其相應的電阻以R-2R梯形結構布放在一起，形成一個(gè)單元。

　　比如，第一排的全部單元以順時(shí)針?lè )较虿挤?。例如，如果是兩行，就從下面一行的中心（熱中心線(xiàn)）開(kāi)始輸入，順時(shí)針排列。這樣，最后一個(gè)單元將與第一個(gè)輸入單元相鄰，但兩個(gè)單元之間有“地”線(xiàn)屏蔽隔離。這種排列可減輕因梯度帶來(lái)的不對稱(chēng)性。必須特別注意避免不同延遲的輸入信號直接耦合到下一排及放大器的節點(diǎn)。

　　另一個(gè)問(wèn)題是當開(kāi)關(guān)斷開(kāi)時(shí)（未被選擇的單元接通），其輸入端的電壓會(huì )發(fā)生漂移。因此，這些開(kāi)關(guān)的接通會(huì )使其在一個(gè)未知的電壓下啟動(dòng)，產(chǎn)生與輸入電壓相關(guān)的非線(xiàn)性。因此，給開(kāi)關(guān)輸入選擇提供了一個(gè)參考電壓，使電壓擺幅開(kāi)始于已知的基線(xiàn)電壓（見(jiàn)圖3）。

作者：Dolly Wu, 高級設計工程師,德州儀器 ,Email: dolly.wu@ti.com