達成最佳效能/成本的服務(wù)器ASIC IP與系統整合實(shí)現40nm高成本效益制造

　　彈性客制化IC設計領(lǐng)導廠(chǎng)商(Flexible ASIC Leader™)創(chuàng )意電子(Global Unichip Corp.，GUC)與高度創(chuàng )新的fabless Soc – centric IC芯片設計公司, 信驊科技(ASPEED Technology, Inc.)采用業(yè)界第一個(gè)以臺積電公司40nm低功耗(Low Power，LP)工藝節點(diǎn)的DDR3/4 PHY，大幅加速了一遠程管理控制器的系統設計, 此控制器用于服務(wù)器及桌面虛擬化。

　　創(chuàng )意電子的DDR 3/4 PHY為業(yè)界第一個(gè)以40nm低功耗制程技術(shù)制造，并提供低功耗、高效能與高成本效益的DDR 3/4 PHY IP。創(chuàng )意電子提供DDR3/4 PHY與controller完整解決方案，且在臺積電最先進(jìn)工藝，包括40nm LP、28nm HPM與16nm FF等工藝都有完整的布局。

　　在設計與生產(chǎn)過(guò)程中，雙方公司的工程師們都面對了產(chǎn)品效能與上市時(shí)間的挑戰。在設計端，ASPEED信驊科技的AST2500服務(wù)器SoC系列與AST3200桌面 虛擬化SoC必須在成本效益考慮下仍達成世界級的表現。

　　成功關(guān)鍵就在于透過(guò)精準的DDR系統仿真流程與測量校正，即使搭配精簡(jiǎn)的封裝基板與PCB電路板, 仍能實(shí)現創(chuàng )意電子DDR3/4高速接口IP所能達到的最佳效能。

　　創(chuàng )意電子IGADDRS03A DDR3/4 PHY高速接口IP利用multiple oxide 內存I/O設計，達到DDR3與DDR4低功耗和高速運作的要求。此IP支持容易操作的PHY自動(dòng)訓練模式，能夠縮短第一次系統開(kāi)機時(shí)間并減少資源的耗用。IGADDRS03A能夠與第三方IP和創(chuàng )意電子的DDR3/DDR4 controller輕松地整合。

　　ASPEED信驊科技總經(jīng)理林?zhù)櫭鞅硎荆骸竸?chuàng )意電子的提供的IP、工藝節點(diǎn)與封裝技術(shù)，克服了在40nm SoC上所遇到的成本效益的挑戰。透過(guò)兩家公司工程團隊在這些領(lǐng)域的專(zhuān)業(yè)能力進(jìn)而協(xié)同合作就是這個(gè)產(chǎn)品得以順利量產(chǎn)的成功關(guān)鍵?！?/p>

　　創(chuàng )意電子總經(jīng)理賴(lài)俊豪表示：「當今服務(wù)器芯片市場(chǎng)是高度競爭的。效能曾經(jīng)是最重要的，但當今的服務(wù)器SoC必須在達成效能外仍符合成本效益。要達成ASPEED AST2500與AST3200成功量產(chǎn)這項佳績(jì), 需要真正創(chuàng )新的技術(shù)、業(yè)務(wù)創(chuàng )意、還有GUC與ASPEED的緊密合作，尤其在40nm制程上更是如此?！?/p>