基于IBM GPM模型的DDR2接口信號完整性分析

　　1. IBM GPM模型結構

　　隨著(zhù)ASIC技術(shù)和工藝突飛猛進(jìn)的發(fā)展，65/45nm工藝已成為當前設計的主流，高頻翻轉，沖擊電流求給ASIC后端版圖設計，封裝及系統設計帶來(lái)了前所未有的挑戰，信號完整性問(wèn)題,以及往往被忽略的因芯片接口電路同時(shí)開(kāi)關(guān)造成的同步開(kāi)關(guān)噪聲（SSN）,由于影響到其相臨邏輯器件的穩定和時(shí)序變得越來(lái)越關(guān)鍵。在芯片設計階段，需要對芯片的版圖布局、芯片封裝以及客戶(hù)板級信息進(jìn)行建模和聯(lián)合仿真，才可以確保系統很好滿(mǎn)足整個(gè)系統性能的要求，提高設計的成功率。因此如何在物理設計前提供相對精確的仿真模型成為一個(gè)關(guān)鍵問(wèn)題。

　　IBM在設計大規模芯片的過(guò)程中采用基于Hspice 語(yǔ)言建立的GPM（Generic Package Model）模型指導設計中的前仿與設計后驗證，它不僅包含封裝供電網(wǎng)絡(luò )和信號通路的模型，還包括芯片上的供電網(wǎng)絡(luò )、IO以及與芯片局部的SRAM、RA等邏輯電路和片上濾波電容（DECAP）的布局，另外客戶(hù)還可以加入實(shí)際的PCB負載模型與其連接組成完整的鏈路仿真模型。GPM模型的物理結構框圖如圖1所示。

圖1 IBM GPM物理結構框圖

　　其中，C4是用于連接芯片與封裝的焊球，Package VDD Supply是封裝上芯片內核供電網(wǎng)絡(luò )，Package VDD2 Supply是封裝上的IO供電網(wǎng)絡(luò )，而Package GND Supply是封裝上GND網(wǎng)絡(luò )，On-Chip VDD Bus, On-Chip VDD2 Bus, On-Chip Ground Bus則是芯片上相應供電網(wǎng)絡(luò )。對圖1所示各個(gè)部分建模，可以方便地得到GPM模型的電路結構（如圖2）。

　　IBM的芯片采用結構相對固定的電源網(wǎng)絡(luò )，設計初期可以對于電源網(wǎng)絡(luò )建模使用一套標準的RLC參數模型，并可以根據實(shí)際設計所采用的布局，對芯片和封裝的電源網(wǎng)路RLC參數進(jìn)行修正。對于不同的尺寸的芯片與封裝設計，通過(guò)調節BGA與C4端相應的電源管腳比例可以實(shí)現在不改變基本模型結構的情況下，調整接入仿真模型RLC網(wǎng)絡(luò )的比例近而接近實(shí)際設計。對于板級負載，GPM模型里也會(huì )提供標準接口。

圖2 GPM模型電路結構

　　GPM模型具體由以下幾個(gè)部分組成：

1）芯片內部電源和地的電阻網(wǎng)絡(luò )；
2）芯片內部電源/地網(wǎng)絡(luò )，和布線(xiàn)層所產(chǎn)生的寄生電容；
3）用來(lái)模擬時(shí)鐘buffer、splitter、latches以及組合邏輯的反相器鏈路結構；
4）封裝信號線(xiàn)、過(guò)孔、焊球模型；
5）封裝電源/地平面、過(guò)孔、焊球模型；
6）連接在模型提取窗口內的器件電流模型

　　綜合考慮仿真速度與精度，作為局部仿真模型在90nm工藝下，一般芯片上提取窗口大小為800umX1200um。模型一般包含若干I/Os，信號線(xiàn)為有損傳輸線(xiàn)模型，信號線(xiàn)之間存在互感和互容，過(guò)孔、焊球等不連續性結構也采用RLC參數模型。