PCI-Express2.0協(xié)議層的數字驗證及調試解決方案

L0s/L1級電源狀態(tài)管理通過(guò)將鏈路置于電氣空閑(E-IDLE)下來(lái)降低能耗，因此要求鏈路雙方設備都能夠實(shí)現L0s，快速的進(jìn)入或退出電氣空閑狀態(tài)。L1相對于L0會(huì )進(jìn)一步降低功耗。從PCIe1.0開(kāi)始，L0s級電源管理就是調試測試的一個(gè)難題。鏈路寬度降低(Downconfigure)和提升(Upconfigure)是根據鏈路數據傳輸流量控制而定，只要滿(mǎn)足系統的吞吐率，可以適當的關(guān)閉原本活動(dòng)的鏈路，以達到減小能耗。同樣，當系統吞吐率要求增大時(shí)，能夠開(kāi)啟被關(guān)閉的鏈路。鏈路的傳輸速率也可以在2.5Gbps和5Gbps之間切換，以最小的系統能耗完成數據傳輸任務(wù)。
　　
　　一．PCIe2.0技術(shù)簡(jiǎn)介
　　
　　PCIe是串行的點(diǎn)對點(diǎn)的互連總線(xiàn)。最初PCIe是為取代AGP總線(xiàn)而設計，目前已經(jīng)成為主流的I/O互連總線(xiàn)。PCIe提供了一個(gè)可升級的構架，傳輸帶寬隨著(zhù)鏈路的寬度增加而增加。PCIe2.0較PCIe的主要變化是：速度增加，從2.5Gbps增加到5Gbps，并且速度可以協(xié)商；電氣空閑(Electrical Idle)的進(jìn)入和退出，減少能耗并簡(jiǎn)化了設計，增強系統可靠性；鏈路寬度降級，減少能耗。鏈路寬度提升，增加系統額外帶寬。
　　
　　PCIe2.0為系統帶來(lái)優(yōu)化的同時(shí)，也為設計和測試工程師帶來(lái)了挑戰。依據PCIe2.0的主要變化，要求測試設備有能力捕獲鏈路上所有層面的協(xié)議。Tektronix TLA7000系列邏輯分析儀和TLA7S16 /TLA7S08模塊是極好的針對PCIe2.0調試和驗證的工具。
　　
　　二．PCIe系統構架

　　PCIe是一個(gè)三層結構的系統，包括物理層(邏輯子層和電氣子層)，數據鏈路層以及事務(wù)層。事務(wù)層主要負責事務(wù)的請求/完成、TLP流控制和消息通知。數據鏈路層主要負責確保數據在鏈路上正確、可靠的發(fā)送和接收。物理層分為兩個(gè)部分：邏輯子層和電氣子層。電氣子層主要負責發(fā)送和接收信號；邏輯子層主要負責數據加擾/解擾、8b/10b編碼、封包等。另外，鏈路的協(xié)商是在邏輯子層完成的。TLA7S16串行邏輯分析模塊定位于捕獲邏輯子層、數據鏈路層和事務(wù)層的數據進(jìn)行協(xié)議分析，并且探測方式不會(huì )影響鏈路的信號完整性。

三．數據率訓練(Training)過(guò)程的捕獲與分析

　　所有的PCIe2.0鏈路在初始階段必須工作在2.5bps速度下，這主要是考慮到向下兼容的能力。此外，當系統吞吐率要求不高的時(shí)候，也可以從5Gbps的速據降到2.5Gbps以減少能耗。因此，測試設備首先必須能夠探測到速度的變化，然后通過(guò)捕獲的數據分析速度切換是否按照規范要求進(jìn)行。
　　
　　能否在速度切換開(kāi)始時(shí)觸發(fā)并捕獲數據是揭示鏈路上所發(fā)起序列的異常問(wèn)題的關(guān)鍵所在。通常，當發(fā)起速度切換后，需要對第一個(gè)訓練序列(TS)進(jìn)行捕獲。TLA7S16/08模塊的序列觸發(fā)功能可以對任意一條通道進(jìn)行多達連續16個(gè)符號的觸發(fā)設定。序列觸發(fā)提供了對任意一個(gè)PCIe2.0的有序集中任意域的設定。

　　很多情況下，期望的觸發(fā)條件由于鏈路中的協(xié)議出現了錯誤而無(wú)法被偵測到，這會(huì )減緩甚至被迫中斷調試。在此期間，工程師往往不得不隨機捕獲數據，手動(dòng)地去分析數據和協(xié)議的正確性。TLA7S16/08的序列觸發(fā)可以幫助工程師通過(guò)觸發(fā)鏈路中單獨的通道去發(fā)現問(wèn)題的根源。出現問(wèn)題的通道暫時(shí)被忽略，協(xié)議的驗證和分析將得以進(jìn)行下去。
　　
　　只要串行邏輯分析儀被觸發(fā)，采集到的數據將會(huì )顯示出完整的2.5Gbps到5Gbps速度切換的過(guò)程。工程師能非常直觀(guān)地發(fā)現有問(wèn)題的通道。另外，所有采集到的數據都會(huì )按照協(xié)議規范進(jìn)行解碼。

當系統完成2.5Gbps速度的訓練后，鏈路會(huì )進(jìn)入L0狀態(tài)。在鏈路雙方的訓練中會(huì )通知支持的速度，如果雙方都支持5Gbps，則鏈路會(huì )嘗試著(zhù)將速度切換到5Gbps。當鏈路處在L0狀態(tài)時(shí)，會(huì )切換到Recovery狀態(tài)，并且開(kāi)始進(jìn)行5Gbps速度切換的訓練。當完成訓練序列后，2.5Gbps的鏈路會(huì )進(jìn)入電氣空閑狀態(tài)，接著(zhù)鏈路會(huì )退出電氣空閑，鏈路雙方將運行在5Gbps的速度上，同時(shí)發(fā)起電氣空閑退出有序集(EIEOS)，緊接著(zhù)通過(guò)其他的訓練序列，速度切換將發(fā)生在Recovery.Speed狀態(tài)中，最后鏈路返回到L0狀態(tài)下。
　　
　　請注意，串行邏輯分析儀會(huì )將每一條鏈路上發(fā)生的每一個(gè)符號和相應的解碼信息一并顯示。假如其中有一條通道發(fā)生誤碼的話(huà)，這些誤碼將會(huì )被顯示在單獨的通道上，用戶(hù)能通過(guò)鏈路詳細信息(Link Detail Column)中的內容快速地判斷出在某一通道上是否存在問(wèn)題。傳統的協(xié)議分析儀僅能得到有錯誤幀的提示。
　PCIe中的ASPM(Active State Power Management)是為了降低能耗而設計，然而PCIe系統出現的問(wèn)題大部分是在電源管理期間。
　　
　　當TLP Configuration Write命令發(fā)起，向寄存器寫(xiě)入了一個(gè)錯誤的數據，就會(huì )引起系統的異常。這種問(wèn)題通常發(fā)生在A(yíng)SPM使能期間，硬件和軟件出現了配合問(wèn)題。為了捕獲這些異常事件，串行邏輯分析儀必須要捕獲到鏈路在退出以及進(jìn)入L0s狀態(tài)過(guò)程中的TLP數據包。分析儀為了能夠進(jìn)行極限測試，在退出EIDLE狀態(tài)過(guò)程中，必須盡可能多的捕獲FTS包，即盡可能快地探測鏈路的變化，及早和被測系統實(shí)現同步和鎖定。TLA7S16/08串行邏輯分析儀通常僅需要12個(gè)FTS包，就可以完成退出EIDLE后鏈路的鎖定。及時(shí)、快速的鏈路數據鎖定避免了在L0開(kāi)始時(shí)有效TLP包的丟失。傳統的協(xié)議分析儀可能需要上千個(gè)FTS包才能完成幀同步。圖3說(shuō)明了分析儀如何捕獲到鏈路進(jìn)入L0s的狀態(tài)。

當鏈路退出EIDLE需要發(fā)送FTS包，發(fā)送FTS包的個(gè)數在鏈路訓練的過(guò)程中已經(jīng)確定了。如果分析儀在退出EIDLE過(guò)程中不能鎖定數據，就無(wú)法采集到TLP Configuration Read包，更無(wú)法分析和驗證包內攜帶的數據信息。

　　數據包級別的觸發(fā)功能再配合實(shí)時(shí)的數據過(guò)濾功能，可以進(jìn)一步縮小需要尋找的感興趣的TLP和DLLP包的范圍。

　　另一個(gè)可能發(fā)生的事件是當ASPM使能后，出現了TLP丟包的情況。在正常的運行環(huán)境中(非L0s狀態(tài))，所有的TLP包能夠被正確的捕獲。在電源管理階段，如果鏈路不能正常工作，很可能是TLP沒(méi)有正確的發(fā)起。分析儀會(huì )捕獲所有的TLP包，按照每一個(gè)TLP序列標識符進(jìn)行排序，如果有TLP包丟失的情況，很容易被發(fā)現。

　　五.鏈路寬度協(xié)商過(guò)程分析

　　一些調試、驗證的挑戰是和鏈路動(dòng)態(tài)切換有關(guān)的。PCIe規范允許鏈路雙方提升或者降低鏈路的寬度。例如如果鏈路的一方在新的鏈路寬度訓練中出錯，鏈路將重新進(jìn)入Recovery狀態(tài)。TLA7S16/08串行邏輯分析儀能夠驗證鏈路寬度訓練的整個(gè)過(guò)程。同樣，當發(fā)起鏈路寬度訓練序列后，鏈路會(huì )發(fā)起EIEOS，接著(zhù)進(jìn)入EIDLE狀態(tài)。當鏈路退出EIDLE，分析儀會(huì )捕獲完成鏈路寬度訓練的數據包（圖4）。
當鏈路退出EIDLE，同樣需要額外的TS包使得鏈路恢復到正常的狀態(tài)。串行邏輯分析儀同樣能夠捕獲完整的過(guò)程。

　六．多總線(xiàn)時(shí)間相關(guān)分析

　　隨著(zhù)電子系統變得越來(lái)越復雜，對系統并行總線(xiàn)和高速串行總線(xiàn)的整合設計變的非常的普遍。在許多應用中，不可能僅對PCIe總線(xiàn)單獨進(jìn)行分析，例如PCIe總線(xiàn)向控制器發(fā)起內存讀數據請求，接著(zhù)控制器向DDR內存進(jìn)行讀操作。如果DDR讀數據使用了錯誤的地址，將會(huì )導致PCIe請求到錯誤的數據，并可能引起系統崩潰。邏輯分析儀是唯一能夠對PCIe、控制器總線(xiàn)和DDR內存在單一儀器內進(jìn)行分析的設備，所有的數據樣點(diǎn)都是有時(shí)間相關(guān)的時(shí)間標記。
　　
　　TLA7S16/08配合通用的邏輯分析儀模塊(TLA7BBx)可以提供PCIe鏈路和其他并行總線(xiàn)時(shí)間相關(guān)的調試能力。TLA7BBx以最高50GS/s采樣率對136路信號進(jìn)行高精度的定時(shí)采集，還可以通過(guò)外時(shí)鐘同步進(jìn)行最高速度為1.4GHz的同步分析。邏輯分析儀能夠獲得這些并行信號，串行分析模塊可以采集到PCIe鏈路的數據。這樣的時(shí)間相關(guān)的信息能幫助我們解決很多調試、驗證問(wèn)題。

　　七．信號探測方式

　　對PCIe系統的探測必須遵循不能影響到鏈路正常特性的原則。在物理層面上，要求探測不能破壞原來(lái)鏈路的信號完整性；在數據層面上，要求不能改變原有系統的時(shí)序特性。Tektronix提供的P6701S/P6704S/P6708S/P6716S系列內插探頭，提供對被測信號的高阻探測，與傳統的協(xié)議分析儀先將信號緩存再輸出的結構不同，而是直接將信號輸入到采集系統中。此外，P6708/P6716探頭還支持芯片級的PCIe信號探測。

　　總結

　　PCIE2.0的驗證充滿(mǎn)著(zhù)各種挑戰，對芯片和系統性能的驗證；5Gbps的數據傳輸率；最小化系統開(kāi)銷(xiāo)以及高級電源管理(ASPM)；復雜的協(xié)議和瞬變的故障都使得PCIE2.0的調試變得困難重重。Tektronix公司TLA7Sxx系列串行邏輯分析儀模塊提供強大的硬件調試性能，配合TLA7000邏輯分析儀主機以及其他測試方案，最大程度滿(mǎn)足被測系統的邏輯、協(xié)議測試。