28nm時(shí)代將進(jìn)一步蠶食ASIC

　　在FPGA領(lǐng)域，我們再次聞到了沉重的火藥味。2010年中國農歷新年前后，FPGA的28nm交響曲奏響。

　　根據IBS2009的數據表示，在開(kāi)發(fā)成本增加而風(fēng)險和復雜性成倍增加的今天，ASIC產(chǎn)品的種類(lèi)在每個(gè)節點(diǎn)減少50%，ASIC業(yè)務(wù)總量則每年減少5%。而ASSP的商業(yè)模式更是受制于市場(chǎng)規模的縮小。

　　“只要能在FPGA上設計的，就用FPGA進(jìn)行設計?！?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/賽靈思">賽靈思的一位客戶(hù)如是說(shuō)，而這句話(huà)也給予了FPGA廠(chǎng)商們最大的信心。在賽靈思最新公布的28nm藍圖顯示，在無(wú)線(xiàn)/有限通訊、工業(yè)/醫療、航空/國防、汽車(chē)甚至消費電子中，FPGA都有著(zhù)取代ASIC的基礎。

　　統一工藝降功耗。

　　正是由于FPGA公司看到了未來(lái)前景，才有了進(jìn)軍28nm的大膽舉措，賽靈思選擇與TSMC合作開(kāi)發(fā)28nm產(chǎn)品線(xiàn)。

　　根據TSMC的計劃，第二第三季度期間試產(chǎn)使用高K金屬柵極(HKMG)技術(shù)的28HP、28HPL高性能工藝。28HP主要面向對性能有一定需求的設備，其中就包括FPGA芯片，根據最新路線(xiàn)圖將從第二季度末投入生產(chǎn)。不過(guò)，賽靈思內部人士表示，和Altera采用標準28nm技術(shù)相比，賽靈思采用的是新的HKMG高性能低功耗技術(shù)。并且，賽靈思依然會(huì )采用較為靈活的雙代工策略，繼續與三星合作28nm策略。

　　急于推出28nm產(chǎn)品，也是為打破FPGA一直以來(lái)的功耗困擾。根據賽靈思公布的資料顯示，采用28nm技術(shù)可以減少50%的靜態(tài)功耗。不過(guò)只有制程的進(jìn)步并不足以降低所有的功耗，在動(dòng)態(tài)功耗上，賽靈思對晶體管的選擇核多柵極氧化層的技術(shù)，而先進(jìn)的時(shí)鐘門(mén)控及局部重配置技術(shù)也可額外降低20%的功耗。

　　實(shí)際上，同在2月，ARM聯(lián)手Globalfoundry公布了28nm SOC芯片技術(shù)細節，可見(jiàn)在風(fēng)險愈發(fā)強烈的今天，只有靈活的芯片才敢于嘗試最新的工藝技術(shù)。

　　賽靈思資深副總裁兼亞太區執行總裁湯立人也曾預測，在28nm時(shí)賽靈思將會(huì )出現單個(gè)器件1Tbps高端交換結構或者單個(gè)器件400G OTN線(xiàn)卡，這將取代通信設備中分立的DSP和串行收發(fā)器。

　　但實(shí)際上，值得人注意的是在40nm甚至更早的65nm之時(shí)，FPGA廠(chǎng)商就以ASIC器件為競爭對手，但直到今日，依然沒(méi)能完全取代ASIC市場(chǎng)，那么28nm的市場(chǎng)會(huì )不會(huì )如FPGA廠(chǎng)商所愿呢?這顯然是一個(gè)漫長(cháng)的旅行。