測試 3G 手機的 DigRF 技術(shù)

DigRF準備替換RF與基帶半導體器件之間的兩種主要形式的數據通信路徑：模擬信令，以及針對具體設計的私有數字信令（并行或串行）。MIPI（移動(dòng)業(yè)處理器接口）聯(lián)盟正在致力于采用DigRF（數字射頻）標準，用一種基于分組的公共數字串行接口代替各種類(lèi)型的I/Q（同相位/正交相位）信令接口。一個(gè)MIPI聯(lián)盟工作小組已開(kāi)發(fā)了用于2.5G和3G手機標準的DigRF規范，預計其后版本會(huì )增加支持4G標準的數據流量。

　　使用DigRF這種標準接口可以使設計者在元件選擇時(shí)有更多的靈活性。例如，一名設計者可能準備從某家供應商采購一種高價(jià)的基帶IC（可能是手機中最貴的芯片之一），而從其它供應商處購買(mǎi)RF、電源管理和其它器件。然而，DigRF技術(shù)在促成通用產(chǎn)品的極端靈活性時(shí)也帶來(lái)了挑戰，會(huì )影響到你的測試策略。

　　在RF接收測試期間，測試工程師的主要目標還與DigRF以前相同，即捕獲I/Q信息，對獲得的數據集執行定制的數字信號處理算法，并記錄參數化結果，以確定設備是否合格。但與前代RFIC相比較，DigRF器件可能給生產(chǎn)測試增加大量開(kāi)銷(xiāo)。尋找盡可能減少這種開(kāi)銷(xiāo)的方式，就成為工程師在設計自動(dòng)化生產(chǎn)測試系統時(shí)所面臨的主要挑戰。

　　理解接口

　　DigRF 3G定義了實(shí)現接口所需要的最小信號數；一個(gè)基本的手機配置只需要6根線(xiàn)（圖1）。RxData/TxData信號在一個(gè)分組協(xié)議中傳送I/Q數據以及控制與狀態(tài)消息的數字表示。

圖1. 基本的DigRF手機配置只需要6根線(xiàn)。

　　以DigRF信號傳輸的數據被封裝在協(xié)議包或稱(chēng)幀內。每個(gè)幀都包括三部分：同步（sync），頭（header），與有效載荷（payload）（圖2）。每個(gè)包的開(kāi)始都有相同的16 bit同步序列，數字接收電路用它對每個(gè)幀做實(shí)時(shí)選通相位的對準。

　　接下來(lái)的8個(gè)位是頭，它定義有效載荷的作用與內容。頭本身由三部分構成：3位表示有效載荷的大小，4位描述LCT（邏輯信道類(lèi)型），1位表示CTS（清除發(fā)送）信號。

圖 2. DigRF 3G數據幀開(kāi)始于一個(gè)16 bit同步序列，后面是一個(gè)8 bit頭和I、Q數據。

　　不同數據包的有效載荷部分有大小變化，從而產(chǎn)生不同級別的編碼開(kāi)銷(xiāo)。LCT定義了有效載荷中包含的內容，以及可分類(lèi)為控制數據或I/Q數據的內容。CTS允許在RF發(fā)射期間，由RF設備控制來(lái)自基帶的數據流。

　　幀中余下的N位就包含了要傳輸的實(shí)際數據。例如，在DigRF 3G的非分集模式下，RxData幀將使用數據信道C和256 bit有效載荷，包含8 bit的交替I數據和Q數據。

DigRF 3G支持數字傳輸下的三種時(shí)序模式，具體取決于被傳輸RF信息的類(lèi)型（表1）。DigRF標準還支持三種公共的輸入基準時(shí)鐘頻率（19.0 MHz、26.0 MHz和38.4 MHz）；時(shí)鐘通過(guò)SysClk信號送至基帶。與速度模式無(wú)關(guān)，DigRF處理器會(huì )用一個(gè)本地的FIFO緩沖管理數據流，當傳輸幀時(shí)會(huì )產(chǎn)生一個(gè)無(wú)法預測的時(shí)序。

　　生產(chǎn)測試的挑戰

　　對采用DigRF協(xié)議器件作成功測試的關(guān)鍵是要找到一種方式，能在RF接收測試期間管控RxData包的不確定性狀態(tài)。在對DigRF產(chǎn)品作RF接收測試期間，能觀(guān)察到RxData信號合成狀態(tài)的多級不確定性：

?相位時(shí)序；
?幀時(shí)序；
?幀類(lèi)型；
?有效載荷中的數據。

　　312 Mbps的數據速率來(lái)自于一個(gè)1248 MHz主時(shí)鐘（一般由PLL生成）的1/4分頻器。在生產(chǎn)性測試系統中，考慮到影響RF前端的相位噪聲性能的重要性，器件的時(shí)鐘輸入應由RF儀器提供。與普通數字子系統相比較，這個(gè)時(shí)鐘源的起始相位通常是不可控的。DUT（待測設備）的輸入時(shí)鐘相位未定，PLL倍頻器/分頻器產(chǎn)生的相位也不確定，兩者結合導致RxData輸出時(shí)序無(wú)法預測，包括器件各上電循環(huán)之間，以及多地點(diǎn)并行測試配置中的不同器件之間的輸出時(shí)序。