適用于DaVinci上網(wǎng)本處理器電源的設計要點(diǎn)

由于更高的集成度、更快的處理器運行速度以及更小的特征尺寸，內核及I/O電壓的負載點(diǎn)(POL)處理器電源設計變得越來(lái)越具挑戰性。處理器技術(shù)的發(fā)展必須要和POL電源設計技術(shù)相匹配。對當今的高性能處理器而言,5年或10年以前使用的電源管理解決方案可能已不再行之有效。因此，當為德州儀器(TI)的DaVinci數字信號處理器(DSP)進(jìn)行POL電源解決方案設計時(shí)，充分了解基本電源技術(shù)可以幫助克服許多設計困難。本文以一個(gè)基于TI電源管理產(chǎn)品的電源管理參考設計為例，討論一系列適用于DaVinci處理器的電源去耦、浪涌電流、穩壓精度和排序技術(shù)。

大型旁路去耦電容

處理器所使用的全部電流除了由電源本身提供以外，處理器旁路和一些電源的大型電容也是重要來(lái)源。當處理器的任務(wù)級別(level of activity)急劇變化而出現陡峭的負載瞬態(tài)時(shí)，首先由一些本地旁路電容提供瞬時(shí)電流，這種電容通常為小型陶瓷電容，可快速響應對負載變化。隨著(zhù)處理速度的增加，對于更多能量存儲旁路電容的需求變得更為重要。另一個(gè)能量來(lái)源是電源的大電容。為避免出現穩定性問(wèn)題，一定要確保電源的穩定性，且可利用增加的旁路電容正確地啟動(dòng)。因此，必須保證對電源反饋回路進(jìn)行補償以適應額外的旁路電容。電源評估板(EVM)在試驗臺上可能非常有效，但在負載附近增加了許多旁路電容的情況下，其性能可能會(huì )發(fā)生變化。

作為一個(gè)經(jīng)驗法則，可以通過(guò)在盡可能靠近處理器電源引腳的地方放置多個(gè)0603或0402電容(60用于內核電壓，而30則用于DM6?43的I/O電壓)，將DaVinci電源電壓的系統噪聲進(jìn)行完全去耦。更小型的0402電容是更好的選擇，因為其寄生電感較小。較小的電容值(如560pF)應該最接近電源引腳，其距離僅為1.25cm。其次最接近電源引腳的是中型旁路電容(如220nF)。TI建議每個(gè)電源至少要使用8個(gè)小型電容和8個(gè)中型電容，并且應緊挨著(zhù)BGA過(guò)孔安裝(占用內部BGA空間，或者至少應在外部角落處)。在更遠一點(diǎn)的地方，可以安裝一些較大的大型電容，但也應該盡可能地靠近處理器[1]。

浪涌電流

具有大旁路電容的電源存在啟動(dòng)問(wèn)題，因為電源可能無(wú)法對旁路電容充電，而這正是啟動(dòng)期間滿(mǎn)足處理器要求所需要的。因此，在啟動(dòng)期間，過(guò)電流可能會(huì )引起電源的關(guān)斷，或者電壓可能會(huì )暫時(shí)下降(變?yōu)榉菃握{狀態(tài))。一個(gè)很好的設計實(shí)踐是確保電壓在啟動(dòng)期間不下降、過(guò)沖或承受長(cháng)時(shí)間處于高壓狀態(tài)。為減少浪涌電流，可通過(guò)增加內核電壓電源的啟動(dòng)時(shí)間，來(lái)允許旁路電容緩慢地充電。許多DC/DC調節器都具有獨特的可調軟啟動(dòng)引腳，以延長(cháng)電壓斜坡時(shí)間。如果調節器不具有這種軟啟動(dòng)引腳，那么可利用一個(gè)外部MOSFET以及一種RC充電方案，從外部對其進(jìn)行實(shí)施。

本文推薦使用一種帶有電流限制功能的DC/DC調節器，來(lái)幫助維持單調的電壓斜坡。采用軟啟動(dòng)方案有助于滿(mǎn)足DaVinci處理器的排序要求。

上電排序

越來(lái)越多的處理器廠(chǎng)商提供推薦的內核及I/O上電排序的時(shí)序準則。一旦獲知時(shí)序要求，POL電源設計人員便可選擇一種適當的技術(shù)。對雙路電源上電和斷電的方法有很多種，其中順序排序和同時(shí)排序是最為常用。

當在內核和I/O上電之間要求一個(gè)較短的毫秒級時(shí)間間隔時(shí)，可以采用任何順序實(shí)施順序排序。實(shí)施順序排序的一種方法是只需將一個(gè)穩壓器的PWERGOOD引腳連接至另一個(gè)穩壓器的ENABLE引腳。當內核和I/O電壓差在上電和斷電期間需要被最小化時(shí)，就需要使用同時(shí)排序。為實(shí)施同時(shí)排序，內核和I/O電壓應彼此緊密地跟蹤，直到達到較低的理想電壓電平。此外，較低的內核電壓達到了其設定值要求，而較高的I/O電壓將可以繼續上升至其設定值[2]。

在自升壓模式中，DaVinci處理器要求對CVDD和CVDDDSP內核電源進(jìn)行同時(shí)排序。在主機升壓模式中，CVDD必須斜坡上升，并在CVDDSP開(kāi)始斜坡上升以前達到其設置值(1.2V)。作為一個(gè)最大值，CVDDDSP電源必須在關(guān)閉(開(kāi)啟)“始終開(kāi)啟”和DSP域之間的短路開(kāi)關(guān)以前上電?？梢砸匀魏雾樞騿?dòng)I/O電源(DVDD18、DVDDR2和DVDD33)，但必須在CVDD電源100ms的同時(shí)達到設定值[3]。

穩壓精度

影響電源系統的電壓容差有幾個(gè)因素，其中電壓基準精度是最重要的一個(gè)因素，可在電源管理器件的產(chǎn)品說(shuō)明書(shū)中找到其規范。新型穩壓器要求達到±1%的精度或更高的溫度基準精度。一些成本較低的穩壓器可能要求±2%或±3%的基準電壓精度。請在產(chǎn)品說(shuō)明書(shū)中查看穩壓器廠(chǎng)商的相關(guān)規范，以確保穩壓精度可以滿(mǎn)足處理器的要求。另一個(gè)影響穩壓精度的因素是穩壓器外部反饋電阻的容差。

在要求精確容差值的情況下，推薦使用±1%的容差電阻。另外，在將這種電阻用于編程輸出電壓時(shí)，將會(huì )帶來(lái)額外±0.5%的容差，具體的計算公式為：輸出電壓精度=2*(1-VREF/VOUT)*TOLRES

第三個(gè)影響因素是輸出紋波電壓。一個(gè)優(yōu)良的設計實(shí)踐是針對低于1%輸出電壓的峰峰輸出電壓進(jìn)行設計，它可使電源系統的電壓容差增加±0.5%。假設基準精度為±2%，那么這三個(gè)影響因素加在一起將使電源系統精度為±3%。

DaVinci CVDD電源要求一個(gè)可帶來(lái)±4.2%精度、50mV容差的1.2V典型內核電源。3.3V DVDD電源具±4.5%精度、150mV的容差，而1.8V DVDD電源則具有±5%精度、90mV的容差。使穩壓器靠近負載以減少路徑損耗非常重要。需要注意的是，如果電源具有3%的容差，且處理器內核電壓要求4.2%容差，則必須對去耦網(wǎng)絡(luò )進(jìn)行設計，以便實(shí)現1.2V電壓軌[4]的1.2%精度或14mV容差。

歷史經(jīng)驗數據顯示，內核電壓隨著(zhù)處理技術(shù)的發(fā)展而不斷降低。對內核電壓稍作改變，便可提供更高的性能，或節省更多電量。選擇一個(gè)具有可編程輸出電壓和±3%以?xún)容敵鲭妷喝莶畹姆€壓器是一種較好的設計方法。相比從零開(kāi)始重新設計一種全新的電源，簡(jiǎn)單的電阻器變化或引腳重新配置要容易得多。因此，最好選擇一款可以支持低至0.9V或更低輸出電壓的穩壓器，以便最大化地重用，并幫助簡(jiǎn)化TI片上系統(SoC)器件未來(lái)版本的使用。