<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > FPGA邁向通用平臺之路?

FPGA邁向通用平臺之路?

作者: 時(shí)間:2008-01-20 來(lái)源:網(wǎng)絡(luò ) 收藏
近來(lái)對于電子行業(yè)的評論不再像幾年前那么樂(lè )觀(guān)了,通信領(lǐng)域和消費電子領(lǐng)域這兩大驅動(dòng)力市場(chǎng)的表現不盡如意,市場(chǎng)份額龐大但卻競爭慘烈,利潤走低?!罢雇麄€(gè)半導體市場(chǎng),惟有是黑暗中的亮點(diǎn)?!贝嗽?huà)說(shuō)得有些夸張,半導體市場(chǎng)的黑暗期遠不是如此,現在的情形充其量只是低迷。不過(guò)這句話(huà)確也有些道理,因為這兩年以來(lái),我們可以明顯地看到,一直穩步地遵循著(zhù)摩爾定律,價(jià)格和功耗在不斷降低的同時(shí)性能卻越來(lái)越高。
擁有靈活的可編程特性和強大的并行處理能力,但是相應地,體積龐大價(jià)格昂貴也是其軟肋。不過(guò)現在我們再仔細看看Xilinx、Altera等FPGA廠(chǎng)商的產(chǎn)品線(xiàn)以及他們的客戶(hù)列表,我們不難發(fā)現,FPGA已經(jīng)由原來(lái)的電信等領(lǐng)域開(kāi)始逐漸向HDTV、消費電子(高端)、醫療電子……更廣泛的領(lǐng)域滲透了。這是不是說(shuō)哪里都可以找到FPGA的蹤影了?在記者與這些FPGA廠(chǎng)商接觸當中,他們的人肯定了記者的這種感覺(jué)。FPGA今后的發(fā)展方向即是向著(zhù)無(wú)處不在的目標進(jìn)行的。

FPGA會(huì )成為通用型器件嗎?
FPGA的任務(wù)只是打造標準化的平臺

自1990年以來(lái),FPGA的邏輯容量已經(jīng)增長(cháng)了近200倍,同時(shí)功耗和成本分別降低了50和500倍。另外,除了集成更多的可編程邏輯單元之外,FPGA更是集成了越來(lái)越多的硬核IP,包括高速以太網(wǎng)模塊、串行收發(fā)器、DSP、嵌入式處理器……FPGA正在朝著(zhù)SoC的方向發(fā)展。有趣的是,傳統DSP和MCU亦是朝著(zhù)這個(gè)方向在邁進(jìn),三者終于開(kāi)始接壤。筆者這么說(shuō)并不是說(shuō)三種產(chǎn)品今后將是你死我活的競爭態(tài)勢,從某種意義上來(lái)講三者應該是相互配合甚至融合,而他們的最終發(fā)展趨勢則就是SoC。

這種片上高度集成只是一個(gè)前兆,也可以說(shuō)為了發(fā)展SoC而作的技術(shù)積累。Xilinx公司全球副總裁兼首席技術(shù)官I(mǎi)voBolsens表示,“利用系統級封裝技術(shù)(SiP)實(shí)現‘虛擬SoC’將是未來(lái)一種革命性的發(fā)展趨勢?!彼^虛擬SoC即是指,在同一個(gè)封裝上面集成傳感器、處理器、存儲器、通用I/O、高壓I/O等器件,以替代帶有固化IP的大芯片。不同于單一芯片架構,該架構是采用多個(gè)裸片,每種器件都可以使用最適合自己的工藝,以降低成本、功耗和體積。而FPGA平臺則可能就會(huì )成為一個(gè)標準的、虛擬的SoC平臺來(lái)應用。
也許有一天,FPGA會(huì )變得像PCB一樣,工程師可以自由地進(jìn)行布線(xiàn)并實(shí)現一個(gè)嵌入式系統開(kāi)發(fā),而過(guò)去所常用的單片機以及標準的數字邏輯單元則可以用IP來(lái)替代?!癋PGA正在進(jìn)入一個(gè)應用更加廣泛的時(shí)期,特別是消費電子領(lǐng)域。對于Xilinx來(lái)講,主要的挑戰來(lái)自于各式各樣的FPGA創(chuàng )新應用實(shí)在太多了,很多客戶(hù)提出的創(chuàng )意甚至連我們自己都未曾想到。因此,我們所要做的事情就是構建一個(gè)強大的生態(tài)系統和一個(gè)功能強大且易于使用的平臺?!盜voBolsens如此表示

基于FPGA的嵌入式系統EDA平臺

如果真如上文所說(shuō)的,FPGA終有一天發(fā)展成像PCB一樣了,那么沒(méi)有相應的EDA工具,我們很難想象這樣的嵌入式系統如何來(lái)實(shí)現。在與FPGA廠(chǎng)商的多次接觸當中,他們無(wú)不強調一點(diǎn),那就是FPGA廠(chǎng)商對于開(kāi)發(fā)工具的投入往往是巨大的。比如Xilinx在這方面的投入已經(jīng)累計高達20億美金。而FPGA要想發(fā)展為一個(gè)通用型平臺的話(huà),豐富的工具支持將是必不可少的必要條件之一。

●Xilinx推出業(yè)界應用最廣泛設計套件ISE9.1i:
新版本專(zhuān)門(mén)為滿(mǎn)足業(yè)界當前面臨的主要設計挑戰而優(yōu)化,這些挑戰包括時(shí)序收斂、設計人員生產(chǎn)力和設計功耗。除了運行速度提高2.5倍以外,ISE9.1i還新采用了SmartCompile技術(shù),因而可在確保設計中未變更部分實(shí)施結果的同時(shí),將硬件實(shí)現的速度再提高多達6倍。同時(shí),ISE9.1i還優(yōu)化了其最新65nmVirtex-5平臺獨特的ExpressFabric技術(shù),可提供比競爭對手的解決方案平均高出30%的性能指標。對于功耗敏感的應用,ISE9.1i還可將動(dòng)態(tài)功耗平均降低10%。

●Altera發(fā)布QuartusII軟件7.2,延續效能優(yōu)勢:
對于FPGA、CPLD以及結構化ASIC設計,QuartusII7.2是性能和效能首屈一指的設計軟件。隨著(zhù)7.2版的進(jìn)展,與高端65nm競爭FPGA相比,QuartusII軟件和StratixIIIFPGA現在具有兩個(gè)速率等級優(yōu)勢,而且編譯時(shí)間快3倍。此外,7.2版還首次實(shí)現了FPGA供應商對64位WindowsVista的支持。在7.2版,QuartusII仍舊是由FPGA供應商提供的、惟一支持多處理器(例如,Intel的Core2Duo和AMD的Athlon64×2)的軟件,充分利用了當今的雙核和多核計算機。

●Actel發(fā)布LiberoIDEv8.1版本,助力便攜式設計:
為了擴展其業(yè)界領(lǐng)先的專(zhuān)門(mén)針對芯片級和系統級節省功率的解決方案,Actel公司宣布推出全新版本Libero集成設計環(huán)境(IDE),具備嶄新的重要功能包括功率驅動(dòng)布局,使設計人員得以進(jìn)一步優(yōu)化設計,并可減少典型設計的動(dòng)態(tài)功耗達30%。通過(guò)在Libero的SmartPower工具中內置先進(jìn)的功耗分析功能,這個(gè)強化的分析環(huán)境將可首次讓用戶(hù)在設計的所有功能模式下深入了解其功率應用。此外,便攜產(chǎn)品設計人員更可透過(guò)其創(chuàng )新的電池壽命評估功能,以其FPGA設計的功耗曲線(xiàn)為基礎,精確計算出電池壽命—這是首次在現場(chǎng)可編門(mén)陣列(FPGA)設計工具中實(shí)現的功能。

●Altium:
耗資上億美元花了3年時(shí)間收購Tasking,并于2004年開(kāi)發(fā)推出Nexar2004的EDA平臺。該平臺包含多種設計導入方式,集成了VHDL仿真和合成,包含了各種處理器內核的大型免使用費IP庫,集成了嵌入式軟件設計工具。該軟件的推出對IC設計普遍化有著(zhù)特別的意義。它提供了軟硬件協(xié)同設計的EDA平臺,集設計,驗證,測試綜合于一體,支持雙屏CRT,是基于PCBFPGASoC的EDA工作站,為嵌入式系統多CPU核設計提供了實(shí)現手段,消除了PCB設計中信號完整性、EMC、來(lái)自不同廠(chǎng)商的SMD器件的封裝、測試、訂貨、缺貨等困擾,提升了效率,此外,它基于FPGA實(shí)現用戶(hù)可重構的SoC(上市速度快,生命周期長(cháng))。

目前嵌入式系統開(kāi)發(fā)當中,軟件開(kāi)發(fā)速度尚跟不上硬件,而硬件電路設計跟不上半導體工藝發(fā)展速度。因此才有通過(guò)提供優(yōu)質(zhì)FPGA把更多的應用設計空間和系統開(kāi)發(fā)留給其他嵌入式系統設計者的可能,而要完成這個(gè)設計,基于FPGA的嵌入式系統EDA平臺的建設就變得必不可少了,可以預見(jiàn)我們將進(jìn)入一個(gè)嵌入式系統軟核設計時(shí)代。

結語(yǔ)

得益于半導體技術(shù)的高速發(fā)展,FPGA正努力遵循著(zhù)摩爾定律穩步地壯大著(zhù)自己的實(shí)力。FPGA的從業(yè)者在這個(gè)發(fā)展當中看到了更多意想不到的創(chuàng )意和可能,于是他們一方面在不斷地提高性能和降低成本與體積,一方面也在探索著(zhù)其他領(lǐng)域或者方向的發(fā)展可能。也許有一天,誰(shuí)家的技術(shù)更先進(jìn)之爭已無(wú)意義,而更多比較的是哪家廠(chǎng)商更好地與其他廠(chǎng)商合作,市場(chǎng)需要雙贏(yíng)甚至多贏(yíng)的。而FPGA要成為一個(gè)平臺,前面要走的路似乎還太長(cháng)太曲折,不過(guò)我們有理由相信,也許在不久的將來(lái),我們可以在大部分的電子設備當中發(fā)現FPGA的蹤影。


關(guān)鍵詞: FPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>