基于A(yíng)DSP-BF533的最小系統設計

l 引 言

ADSP-BF533處理器是Blackfin系列產(chǎn)品的成員，專(zhuān)為滿(mǎn)足當今嵌入式音頻、視頻和通信應用的計算要求和低功耗條件而設計的新型16位嵌入式處理器。他基于由ADI和Intel公司聯(lián)合開(kāi)發(fā)的微信號架構(Micro SignalArchitecture,MSA)，將一個(gè)32位RISC型指令集和雙16位乘法累加(MAC)信號處理功能與通用型微控制器所具有的易用性組合在了一起。ADSP-BF533處理器具有以下主要特點(diǎn)：

(1)最大頻率為600 MHz，1 200 MMACs；

(2)每一個(gè)內核中帶有2個(gè)16位的乘法器，2個(gè)40位的累加器，2個(gè)40位的邏輯運算單元，4個(gè)位的視頻運算單元和1個(gè)40位的移位器。在一個(gè)指令周期內可完成2個(gè)16位數的乘法，2個(gè)40位數的算術(shù)邏輯運算，4個(gè)位的視頻數據算術(shù)邏輯運算，1個(gè)40位的移位運算；

(3)低功耗，采用1．2 V的內核電壓和3．3 V的I/O電壓，片內集成調壓器，并且具備動(dòng)態(tài)電源管理；

(4)高達148 kB的片內存儲器；

(5)豐富的外設接口，支持與SDRAM，SRAM，FLASH和ROM的無(wú)縫連接；

(6)片上JTAG仿真接口。

2系統總體設計

最小系統是由保證處理器可靠工作所必須的基本電路組成的,主要包括電源電路、時(shí)鐘電路、復位電路、SDRAM、FLASH存儲器和JTAG接口電路組成，其硬件框圖如圖1所示。

2．1 電源電路

BF-533外部IO供電電壓為3．3 V，內核供電電壓為1．2 V。因此，最小系統采用雙電源輸出方案，采用TPS73HD301作為電源芯片，典型輸入電壓為+5 V，輸出電壓為+3．3 V和+1．2 V，每個(gè)輸出最大可提供750 mA的電流。TPS73HD301具有電壓監控功能，以保證被供電芯片在一個(gè)恒壓下正常工作。他為每一路電壓輸出提供一個(gè)復位輸出口，當他檢測到輸出的電壓為欠壓狀態(tài)時(shí)，與那個(gè)輸出電壓相對應的RESET管腳將輸出一個(gè)低電平，以啟動(dòng)系統復位。其電路如圖2所示。

2．2 時(shí)鐘電路

BF-533可以使用外部時(shí)鐘，也可以使用內部振蕩電路。當使用外部時(shí)鐘時(shí)，應將此外部時(shí)鐘連接到DSP的CLKIN引腳，且XTAL引腳懸空。本系統采用的是內部振蕩電路外接晶振的方式，晶振連接到CLKIN和XTAL之間，并與兩個(gè)電容相連，如圖3所示。

2．3 復位電路

手動(dòng)復位是最小系統常用的功能，本系統采用專(zhuān)用復位芯片IMP811實(shí)現手動(dòng)復位，如圖3所示。

2．4 JTAG接口電路

BF-533提供了一個(gè)1EEE 11 49．1 JTAG測試訪(fǎng)問(wèn)端口。通過(guò)此端口，仿真器能夠訪(fǎng)問(wèn)DSP的內部，允許開(kāi)發(fā)者裝載代碼，設置斷點(diǎn)，觀(guān)察變量和寄存器。本系統采用14針接口的標準，如圖4所示。

2．5 SDRAM

SDRAM(同步動(dòng)態(tài)隨機存儲器)具有隨機讀寫(xiě)速度快，寫(xiě)入數據之前不需要進(jìn)行擦除的特點(diǎn)，在嵌入式系統中成為不可缺少的存儲設備之一。本系統采用HY57V561620，其容量為32 MB，最高頻率為133 MHz。ADSP-BF533支持與SDRAM的無(wú)縫連接，SDRAM的地址映射為OX00000000～OX080000000，其連接方法如圖5所示。

對于SDRAM可以采用以下程序進(jìn)行測試：


該程序將0x2000000個(gè)數寫(xiě)入SDRAM，在Visual DSP++的BLACKFIN Memory窗口可以觀(guān)察到SDRAM的數據寫(xiě)入情況，以驗證寫(xiě)入是否正確。

2．6 FLASH存儲器

ADSP-BF533具有3種引導模式，如表1所示。當上電復位或者軟件初始化復位后，處理器采樣復位配置寄存器BMODE引腳，執行引導功能。無(wú)論采取何種引導模式，都要從外部存儲器設備首先讀取一個(gè)10個(gè)字節的頭。這個(gè)頭指定將被傳輸的字節數量和存儲器的目的地址。多存儲器模塊可被任何引導次序裝載，一但所有模塊被裝載，程序從L1指令SRAM的起始部分開(kāi)始執行指令。

本系統采用NOR FLASH作為引導代碼存儲器，選用容量為1 MB的AM29LV800D，將其接在BF-533異步存儲空間的BANK0上，其地址范圍為0x20000000～0x20100000，電路如圖6所示。

3系統設計注意事項

(1)對于沒(méi)有用到的DSP引腳，應將其拉高、拉低，或者定義成輸出端，例如如果nBR，ARDY引腳不用時(shí)應拉高，RTXI，NMI引腳不用時(shí)應拉低。

(2)在電路板設計中，應在電源和地之間合理分布去耦電容，以濾除噪聲，提高系統的穩定性。

(3)盡量縮短高頻信號的走線(xiàn)，時(shí)鐘和負載的連線(xiàn)盡量短而粗，并且晶振下面不要走線(xiàn)。

4 結 語(yǔ)

最小系統可以直接作為核心部件應用與工程和科研中，具有良好的通用性和可擴展性。在最小系統的基礎上，可以很方便地進(jìn)行二次開(kāi)發(fā)和功能擴展，能夠縮短開(kāi)發(fā)周期，降低開(kāi)發(fā)成本。本文實(shí)現了最小系統的基本功能，介紹了各模塊的硬件電路，為DSP應用技術(shù)的研究提供了一個(gè)良好的平臺。