基于FPGA+DSP的跳頻電臺傳輸系統

跳頻技術(shù)是一種具有高抗干擾性、高抗截獲能力的擴頻技術(shù)。接收系統是跳頻通信系統中非常重要的部分，自適應跳頻技術(shù)、高速跳頻技術(shù)、信道編碼技術(shù)、高效調制解調技術(shù)成為近年來(lái)跳頻技術(shù)發(fā)展的新動(dòng)態(tài)，基于FPGA的跳頻通信接收系統研究有很高的應用價(jià)值。

跳頻電臺就是采用了頻率跳變來(lái)擴展頻譜，提高抗干擾能力，在軍事通信中得到了廣泛的應用?；?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/FPGA">FPGA+DSP的跳頻電臺傳輸系統的設計方案具有很好的可移植性。無(wú)線(xiàn)通信調制解調紛繁復雜，數碼率及誤碼率要求也不盡相同，該傳輸系統還需要能夠自適應地檢測跳頻電臺的時(shí)鐘信息及同步碼，并進(jìn)行相應的處理，以滿(mǎn)足業(yè)務(wù)速率的接收解調。

本文系統中采用Xilinx公司的VIRTEX5 XC5VSX50T668 FPGA，該芯片具有先進(jìn)的高性能邏輯架構,包含多種硬IP系統級模塊，并且還支持以太網(wǎng)與PCI Exprees端點(diǎn)模塊。其中RocketIO GTP收發(fā)器的設計運行速度為100 Mb/s～3.75 Gb/s，RocketIO GTX收發(fā)器的設計運行速度為150 Mb/s～6.5 Gb/s。

1 系統總體架構

該系統采取半雙工形式進(jìn)行工作，通過(guò) PTT進(jìn)行收/發(fā)切換。高速跳頻通信系統可具體化為發(fā)送狀態(tài)模型和接收狀態(tài)模型。本系統的硬件設備分為兩個(gè)實(shí)體，一個(gè)負責發(fā)送數據，一個(gè)負責接收數據，主要的軟件工作在基帶板和中頻板卡上。系統總體框架圖如圖1所示。

基帶板芯片主要包括FPGA和DSP，處理器間使用RapidIO接口交換數據，中頻板主要由FPGA和AD/DA轉換芯片組成，基帶板和中頻板通過(guò)高速SERDES傳輸信號數據，基帶信號經(jīng)過(guò)信道編碼、交織、軟擴頻，然后添加同步頭，組成特定的幀格式后，寫(xiě)入FPGA 的發(fā)送消息存儲區，其結構圖如圖2所示。

從圖2可以看出，在發(fā)送端，數據終端或語(yǔ)音終端將數字信息送入基帶信號處理器（高速通用FPGA+DSP），然后DSP 對這些數字信息進(jìn)行基帶處理，得到數字化的基帶信號并送入FPGA 進(jìn)行數字中頻處理（頻譜上搬移過(guò)程），用數字化的方法將信號搬移中頻上，數字化的中頻信號再經(jīng)過(guò)寬帶D/A轉換器轉化為模擬信號，最后經(jīng)由射頻電路將載有信息的電磁波送入自由空間。

當接收信號到達接收端后，經(jīng)過(guò)前端電路的模擬中頻信號將通過(guò)寬帶A/D 轉換器轉化為數字信號，并送入FPGA 經(jīng)行中頻處理（頻譜下搬移過(guò)程），FPGA在把解調以后的數字基帶信號送入DSP，DSP 在完成接收基帶處理以后，將把信息序列送入遠端的語(yǔ)音終端或數據終端，這樣就完成了一次完整的通信過(guò)程。