<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 基于FPGA+DSP的跳頻電臺傳輸系統

基于FPGA+DSP的跳頻電臺傳輸系統

作者: 時(shí)間:2014-02-15 來(lái)源:網(wǎng)絡(luò ) 收藏
; font-family: Arial, Helvetica, sans-serif, 宋體; font-size: 14px; background-color: rgb(255, 255, 255); ">對于其中的處理器,本課題選用了TI公司的 芯片TMS320C6487TCI和Xilinx公司的 VIRTEX5 XC5VSX50T668作為高速跳頻系統實(shí)現的硬件架構載體。其中Xilinx公司的Virtex5系列采用第二代 ASMBL(高級硅片組合模塊)列式架構,包含5種截然不同的平臺(子系列),比此前任何 系列提供的選擇范圍都大,它具有運算速度高、使用靈活、功耗低等優(yōu)點(diǎn),可以快速地完成數字信號處理中的特殊運算。2 系統設計

本文引用地址:http://dyxdggzs.com/article/241705.htm

跳頻發(fā)射機系統包括基帶處理部分和中頻處理部分,基帶處理部分由完成,主要處理包括:產(chǎn)生發(fā)送消息,進(jìn)行信道編碼、交織,按幀格式進(jìn)行打包,寫(xiě)入FPGA內部消息存儲器,生成跳頻圖案、跳頻數、跳時(shí)等參數,寫(xiě)入FPGA內部頻率表存儲器、跳頻數寄存器和跳時(shí)寄存器。中頻處理部分由FPGA和AD/DA完成,主要處理包括:存儲器控制、基帶調制、脈沖成形、數字上變頻,發(fā)送數據控制和跳頻控制。為了提高數據的傳輸速率,處理器之間使用芯片的RapidIO端口進(jìn)行數據交換,基帶板和中頻板通過(guò)高速SERDES方式轉換數據進(jìn)行傳輸。

接收機與發(fā)射機完全是對偶關(guān)系,主要完成的數據處理工作包括:正交數字下變頻、解調、解擴、跳頻同步等。使用FPGA+DSP的形式完成基帶處理部分和控制部分,主要數據處理任務(wù)包括對接收到數據的信道解碼和解交織,并完成與FPGA接口的數據轉換工作?;鶐Р糠诌€需要完成寫(xiě)入跳頻頻率表、跳頻圖案、擴頻碼表,讀出解擴后的數據等,FPGA內部存儲器用于與DSP進(jìn)行數據交換。

2.1 硬件設計

跳頻電臺傳輸系統的硬件實(shí)現如圖3~4所示,主要包括兩大部分:發(fā)送板和接收板。芯片主要包括:VIRTEX5 XC5VSX50T668、TMS320C6487TCI,D/A芯片AD9788、A/D芯片ADS62C17、McBSP接口控制器、存儲器模塊。在該系統設計方案中假設信源產(chǎn)生的數據率為9.6 kbps。

發(fā)送狀態(tài)下系統的工作原理:終端通過(guò)與跳頻通信機之間的串口,對跳頻通信機的工作模式等參數進(jìn)行設置,之后就可以進(jìn)行信息的發(fā)送,信源以9.6 kbps的速率將信息通過(guò)RS232異步串口連續把數據送給基帶速率匹配單元,該單元將數據每32字節分為一組,以3.686 4 Mbps的傳輸速率通過(guò)SPI同步串口送給RS編碼單元進(jìn)行RS編碼,編碼采用RS(255,239)的縮短碼形式RS(48,32)實(shí)現差錯控制,累計接收三組RS編碼數據后送往交織單元,交織后的數據包為144字節,然后將144字節編碼數據進(jìn)行并/串變換為1 152位/包,并以3.125 Mbps的傳輸速率,然后在1 152位/包的數據前加8字節數據幀同步頭,隨后將完整的一幀152字節(共1 216位)以1.98 Mbps的傳輸速率,通過(guò)DSP的RapidIO端口傳送給FPGA處理器,FPGA處理器通過(guò)同步串口接收中斷與緩沖器接收到數據,FPGA中頻速率匹配單元將接收的數據按照中頻調制器要求的串行時(shí)鐘主外部幀模式,以32 kbps的幀速率將調制數據送給調制器,進(jìn)行中頻跳頻調制。

接收狀態(tài)下系統的工作原理:接收信號經(jīng)過(guò)中頻板FPGA中的解擴器和解調器完成數字解調,將基帶32 kb數據以連續的同步串行數據的格式送給DSP。DSP對數據進(jìn)行同步幀檢測并解幀,并以3.125 Mbps的傳輸速率并行將144字節/包的數據送往解交織器進(jìn)行解交織,處理后的數據每48字節為一組,以3.125 Mbps的傳輸速率通過(guò)同步并口送給RS譯碼模塊,依次進(jìn)行RS譯碼。RS譯碼得到的32字節/包信息,通過(guò)緩沖器以SPI數據模式送給基帶速率匹配單元,傳輸速率為1.562 5 Mbps?;鶐俾势ヅ鋯卧獙⑷サ羧哂啻a的數據,再以9.6 kbps的速率送往信宿,至此接收處理過(guò)程完成。

2.2 軟件設計

為了實(shí)現高速跳頻通信系統,需要考慮的問(wèn)題是跳頻碼的接收同步和跳頻幀結構[8]的實(shí)現。跳頻同步算法[7]的性能主要考慮達到同步所需要的時(shí)間和精度,幀結構[9]主要考慮到跳頻數據的平衡和發(fā)送速率。其中,跳頻圖案的同步是關(guān)鍵,能否快速、準確地實(shí)現跳頻圖案的同步,直接關(guān)系到能否實(shí)現數據的正確接收與判決。載波同步由頻率合成器的性能來(lái)保證,位同步和幀同步與一般的數字通信系統相同。

2.2.1 跳頻控制模塊的功能

電臺開(kāi)機或由其他工作狀態(tài)進(jìn)入跳頻工作方式后,首先進(jìn)行初始化,然后轉入搜索狀態(tài),一方面檢測PTT線(xiàn)是否指示發(fā)狀態(tài),一方面搜索同步信息。一旦檢測到PTT線(xiàn)是指示發(fā)初始同步信息,隨即轉入正常跳頻狀態(tài);若接收到同步信息,則也轉入正常跳頻狀態(tài)。在正常跳頻狀態(tài),一方面用戶(hù)可以進(jìn)行話(huà)音或數據通信;另一方面,若電臺處于發(fā)送狀態(tài),并檢測到PTT己經(jīng)松開(kāi),則發(fā)完結束信息后轉入搜索狀態(tài);若電臺處于接收狀態(tài),并檢測到有效的結束信息,則也轉入搜索狀態(tài)。從以上分析可以看出,電臺主要有三種工作狀態(tài),即發(fā)送狀



關(guān)鍵詞: FPGA DSP

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>