直接總線(xiàn)式DRAM的信號連接

　　圖 Direct Rambus DRAM的信號連接關(guān)系

　　異步DRAM、同步DRAM以及DDR－SDRAM等無(wú)論哪個(gè)輸出都是有極性輸出，是屬于在高電平時(shí)驅動(dòng)高電平的機制，而Direct Rambus DRAM利用漏極開(kāi)路輸出，可以對應于快速操作。

　　另外，采用2個(gè)系統時(shí)鐘是處理時(shí)鐘相位偏移的對策，DDRSDRAM利用雙向的選通信號實(shí)施時(shí)鐘相位偏移的處理對策，而Direct Rambus DRAM預各了由DRAM向DRAM控制器方向的時(shí)鐘及由控制器向DRAM方向的時(shí)鐘兩個(gè)系統，通過(guò)改變讀操作與寫(xiě)操作時(shí)所利用的時(shí)鐘，實(shí)施時(shí)鐘相位偏移的處理對策，基本上采用了接近理想的處理方式。

　　圖的右上部是時(shí)鐘發(fā)生器，物理上放置于離DRAM控制器最遠的DRAM的旁邊，從這里按順序給時(shí)鐘布線(xiàn)，到DRAM控制器處再折回到最遠的DRAM處，結束布線(xiàn)。

　　在這兩個(gè)系統的時(shí)鐘輸人中，由DRAM向主機方向的稱(chēng)為CTM（Clock To Master）；相反，由主機向DRAM方向的稱(chēng)為CFM（Clock From VaSTer），以便于區分。讀操作時(shí)，也就是從DRAM輸出數據時(shí)，Direct Rambus DRAM與CTM時(shí)鐘同步輸出數據。如果時(shí)鐘與數據信號的布線(xiàn)長(cháng)度等相同，則時(shí)鐘與數據具有相同的延遲時(shí)間到達DRAM控制器，所以DRAM控制器可以與時(shí)鐘同步接受數據。

　　另一方面，當向DRAM進(jìn)行寫(xiě)操作時(shí)，DRAM控制器與時(shí)鐘同步輸出數據，由于該數據是與作為由DRAM控制器向DRAM方向的時(shí)鐘CPM時(shí)鐘一起傳輸的，所以只要DRAM端能與CFM時(shí)鐘同步接受數據即可。