Synopsys IC Compiler II改變設計游戲規則后端物理設計吞吐量提高10倍

　　亮點(diǎn)：

　　設計規劃速度提升了10倍，實(shí)現速度提升了5倍，容量提升了2倍 – 它們共同使吞吐量加速了10倍

　　構建于全新的可擴展基礎架構、時(shí)序和解析優(yōu)化引擎之上

　　已經(jīng)在成熟和新興的技術(shù)節點(diǎn)上成功生產(chǎn)流片

　　為加速芯片和電子系統創(chuàng )新而提供軟件、知識產(chǎn)權(IP)及服務(wù)的全球性領(lǐng)先供應商新思科技公司日前宣布：正式推出將導致游戲規則發(fā)生改變的IC Compiler II，它是當前領(lǐng)先業(yè)界的布局和布線(xiàn)解決方案IC Compiler™的繼任產(chǎn)品，可用于基于成熟和新興工藝節點(diǎn)的先進(jìn)設計。得益于在一種全新的多線(xiàn)程架構上完全重構，IC Compiler II引入了超高容量設計規劃、獨特的時(shí)鐘構建技術(shù)以及先進(jìn)的global-analytical收斂技術(shù)。IC Compiler II通過(guò)使物理設計的吞吐量實(shí)現了10倍的加速，將產(chǎn)能引入到了一個(gè)全新的時(shí)代，同時(shí)它已經(jīng)幫助領(lǐng)先客戶(hù)成功流片。其中的幾位客戶(hù)將在Synopsys用戶(hù)大會(huì )(SNUG)硅谷站分享他們使用IC Compiler II的經(jīng)驗，該大會(huì )將在Santa Clara會(huì )議中心舉辦。了解早期伙伴使用IC Compiler II的經(jīng)驗。

　　“從RTL綜合到靜態(tài)時(shí)序再到物理綜合，Synopsys走出的創(chuàng )新之道已經(jīng)改變了電子設計。借助IC Compiler II，我們正在接近另一個(gè)轉折關(guān)頭。”Synopsys執行副總裁兼設計業(yè)務(wù)部總經(jīng)理Antun Domic表示道：“由于面向更高速度全面重構，同時(shí)結合了全新開(kāi)發(fā)的算法途徑，這項全新的解決方案在吞吐量方面帶來(lái)無(wú)可比擬的改善，為物理設計開(kāi)啟了通往全新天地的大門(mén)。”

　　Synopsys的IC Compiler長(cháng)期以來(lái)一直被認為是先進(jìn)的高性能設計的明智之選，適用于新興的、以及成熟的硅工藝技術(shù)節點(diǎn)。在幾年前，當不斷投資以確保IC Compiler保持其領(lǐng)先性時(shí)，Synopsys就開(kāi)始構建一種全新的布局布線(xiàn)系統，其目的是使設計師的產(chǎn)能實(shí)現一個(gè)數量級的飛躍。Synopsys特有的各種資源組合使這項超大型任務(wù)成為可能，包括：雄厚的資源儲備去維持各項并行開(kāi)發(fā)的投入，先進(jìn)的專(zhuān)業(yè)技術(shù)以追求核心算法中的根本性突破，以及廣泛的客戶(hù)合作提供了實(shí)際設計中的使用情況反饋并不斷完善新技術(shù)，這一舉措成就了Synopsys最新的布局布線(xiàn)解決方案IC Compiler II。Synopsys將繼續加強和支持IC Compiler，為希望繼續使用它的客戶(hù)提供靈活的選擇，在客戶(hù)選定的時(shí)間點(diǎn)上提供升級到IC Compiler II的機會(huì )。

　　IC Compiler II是一種全功能的布局布線(xiàn)系統，其核心是一種全新的多線(xiàn)程基礎架構，能夠處理例化單元數量大于5億的設計。為了充分體現其“可重新思考、可重新構建和可重新使用”的開(kāi)發(fā)策略，IC Compiler II基于行業(yè)標準的輸入和輸出格式，以及熟悉的界面和工藝技術(shù)文件，同時(shí)引進(jìn)了創(chuàng )新設計存儲功能。IC Compiler II從開(kāi)發(fā)之初就關(guān)注全芯片級設計，部署新穎的設計規劃功能，并使其性能提升了10倍，內存占用則減少了5倍。這使設計人員能夠快速地評估多種可選芯片布局方案，以確定設計實(shí)現的最佳起點(diǎn)。與這些芯片級功能互補的是單元模塊級的功能，它得到了一個(gè)新的global-analytical優(yōu)化引擎、一個(gè)全新的時(shí)鐘發(fā)生器以及獨特的布線(xiàn)后優(yōu)化算法功能所支持， 它們結合在一起共同提高了面積、時(shí)序和功耗的結果質(zhì)量(QoR)。IC Compiler II還包含了IC Compiler中所采用的先進(jìn)技術(shù)，例如共軛梯度布局器和ZRoute布線(xiàn)器。與現有的解決方案相比，IC Compiler II使運行時(shí)間平均提高5倍，所需內存平均降低2倍。通過(guò)將運行時(shí)間加速、高超的芯片布局、可實(shí)現的QoR以及高效的輕量級環(huán)境相結合，能夠減少設計迭代次數，進(jìn)一步提高設計產(chǎn)能。

　　IC Compiler II開(kāi)發(fā)過(guò)程也得益于與一些全球領(lǐng)先的設計團隊的密切合作。將于2014年年中開(kāi)始供貨。