Alpha MOS在PFC應用中的注意事項與設計要點(diǎn)

3 Alpha MOS的并聯(lián)及PCB設計

對于MOS并聯(lián)的情況，首先驅動(dòng)電路要盡可能隔離。嚴禁直接將并聯(lián)MOS的驅動(dòng)端連在一起。由于MOS的漏極電感，結電容以及門(mén)檻電壓等可能有差異，直接將門(mén)極相連會(huì )使門(mén)極驅動(dòng)在開(kāi)關(guān)過(guò)程產(chǎn)生振蕩，如圖13所示，振蕩將在低電抗回路中發(fā)生，嚴重時(shí)會(huì )導致MOS損壞。驅動(dòng)電阻增大可以對并聯(lián)振蕩起到衰減作用，最好嚴格地隔離并聯(lián)驅動(dòng)。

圖13：直接并聯(lián)的驅動(dòng)干擾模型

圖14所示為常見(jiàn)的并聯(lián)方式，并聯(lián)的MOS分別通過(guò)驅動(dòng)電阻與圖騰柱電路相連。但這種隔離還不夠徹底，徹底隔離的方式如圖15電路所示，兩個(gè)MOS分別經(jīng)過(guò)各自獨立的驅動(dòng)電路驅動(dòng)，只在信號輸出端相連。不管采用哪種驅動(dòng)方式，為了提高可靠性，增大驅動(dòng)電阻，降低dv/dt(比單管更低)都是必要的。

需要說(shuō)明的是，在并聯(lián)應用中，驅動(dòng)受干擾的問(wèn)題要優(yōu)先于并聯(lián)的不平衡問(wèn)題。一般的電路中很難保證并聯(lián)的絕對平衡。如果驅動(dòng)電路和PCB布局不能兼顧的情況下，可以適當犧牲一些平衡性，但驅動(dòng)的干擾必須被消除。具體應用中需要仔細權衡。

圖14：常用并聯(lián)驅動(dòng)電路

圖15：完全隔離并聯(lián)驅動(dòng)電路

并聯(lián)中PCB布局和走線(xiàn)十分重要，越是高速開(kāi)關(guān)的MOS，對并聯(lián)均衡的要求就越高。不均衡的并聯(lián)，不但會(huì )導致單個(gè)MOS承受過(guò)高的電流沖擊和dv/dt（注意到dv/dt與電流成正比）還會(huì )在電流重分配的過(guò)程中產(chǎn)生振蕩，干擾驅動(dòng)和其他信號。下面是一些MOSFET并聯(lián)的例子，綠色為正面走線(xiàn)，紅色為背面走線(xiàn)。

圖16和圖17是最佳的并聯(lián)走線(xiàn)方式，并聯(lián)的MOS各自漏極和源級的走線(xiàn)長(cháng)度相同，驅動(dòng)走線(xiàn)與主功率走線(xiàn)在不同方向。實(shí)際應用中可以增大走線(xiàn)面積以取得更好的效果。

圖16：并聯(lián)MOS散熱片獨立

圖17：并聯(lián)MOS散熱片共用(背靠背)

圖18的MOS布局方式在一些中小功率應用中比較常見(jiàn)，采用這種走線(xiàn)方式可以取得均衡的效果，但是實(shí)際應用要注意減少走線(xiàn)長(cháng)度以減小走線(xiàn)電感。

圖18：并聯(lián)MOS散熱片共用(并排)

圖19是一種不良走線(xiàn)方式，左邊的MOS上串聯(lián)了一段走線(xiàn)電阻和電感，這可能導致右邊MOS的工作電流更大，dv/dt和di/dt也更大

圖19：并聯(lián)MOS散熱片共用(并排)，不良走線(xiàn)

在一些中小功率的實(shí)際應用中，PCB是單面板，常常采用圖20的方式并聯(lián)。雖然這種方式仍然不能實(shí)現走線(xiàn)電感的均衡，但是通過(guò)走線(xiàn)露銅涂錫，減少了電阻的不平衡。

圖20：并聯(lián)MOS散熱片共用(并排)，單面板小功率

圖16和圖17的布局方式不是很容易實(shí)現，圖21是單面板PCB，并聯(lián)MOS在散熱片拐角處放置，通過(guò)增加走線(xiàn)面積和露銅等方式，可以在一定程度上減少不均衡問(wèn)題。

圖21：并聯(lián)MOS散熱片直角布局，單面板

總結

Alpha MOS是AOS新一代高壓MOSFET產(chǎn)品，它具有導通電阻小，開(kāi)關(guān)速度快，結電容小的特點(diǎn)。Alpha MOS在PFC的應用需要特別謹慎，盡量通過(guò)增大Rg，增加Cgs等方法控制dv/dt小于20V/ns，并控制啟動(dòng)過(guò)程抑制沖擊電流。由于A(yíng)lpha MOS的高速開(kāi)關(guān)特性，需要注意驅動(dòng)電路設計和PCB版布局，盡量減少干擾，在并聯(lián)應用中也需要采用獨立的驅動(dòng)電路和合理的PCB走線(xiàn)。