技術(shù)講座：用氧化鎵能制造出比SiC性?xún)r(jià)比更高的功率元件（二）

　　基板成本也較低

　　采用β-Ga2O3制作基板時(shí)，可使用“FZ（floating zone）法”及“EFG（edge-definedfilm-fed growth）法”等溶液生長(cháng)法，這也是其特點(diǎn)之一（圖4）。溶液生長(cháng)法容易制備結晶缺陷少、口徑大的單結晶，因此能夠以低成本輕松量產(chǎn)基板。實(shí)際上是利用FZ法或EFG法制備單結晶，然后將結晶切成薄片，以此來(lái)制造基板。

　　圖4：可利用溶液生長(cháng)法

　　β-Ga2O3可利用FZ法及EFG法等溶液生長(cháng)法（a）。已試制完成口徑為2英寸的基板（b）。

　　用于制造藍色LED芯片的藍寶石基板就是利用EFG法制造的。藍寶石基板不僅便宜而且結晶缺陷少，而且口徑較大，達到6～8英寸。而SiC基板的基礎即單結晶則需利用“升華法”制造，GaN基板的基礎即單結晶需利用“HVPE（hydridevapor phase epitaxy）法”等氣相法制造，因此在減少結晶缺陷和大口徑化方面有很大難度。

　　日本信息通信研究機構等的研究小組試制出的晶體管所使用的β-Ga2O3基板是利用FZ法制成的。外形尺寸也很小，只有6mm×4mm。

　　但只要導入與藍寶石基板相同的大型制造設備，就有望利用EFG法實(shí)現6英寸口徑。估計將來(lái)能夠以1萬(wàn)日元以下的成本實(shí)現1塊口徑6英寸的β-Ga2O3基板。

　　制造時(shí)的耗電量也很小

　　β-Ga2O3不僅可降低基板成本，而且還可降低制造時(shí)的耗電量及設備成本。比如，據計算，采用EFG法時(shí)，制造基板的單位面積耗電量只有升華法的約1/3。

　　制造時(shí)耗電量小的原因在于生長(cháng)速度快，以及結晶生長(cháng)時(shí)溫度略低等。β-Ga2O3結晶的生長(cháng)速度達到SiC的10倍以上。此外，升華法必須在2000℃以上的高溫下使結晶生長(cháng)，而且EFG法只需要1725℃。

　　不僅是基板制造，在基板上形成的處延層也能夠以低于SiC及GaN的低溫來(lái)形成。SiC及GaN的話(huà)一般要在1000℃以上的高溫下使處延層生長(cháng)。而β-Ga2O3基板在采用名為“mist CVD法”外延層生長(cháng)方法時(shí)，生長(cháng)溫度可降至不到500℃。由于可降低基板制造和外延層生長(cháng)時(shí)的溫度，因此不僅是功率元件本身，連元件制造時(shí)的耗電量也可減少。

　　另外，由于不需要像SiC及GaN那樣的耐熱性高的制造設備，因此還有助于降低設備成本。

　　采用適合用來(lái)驗證的簡(jiǎn)單構造

　　為了挖掘β-Ga2O3的這些出色潛能，我們開(kāi)始對該材料進(jìn)行研發(fā)。第一項成果就是上篇文章中提到的MESFET。盡管是未形成保護膜的非常簡(jiǎn)單的構造，但耐壓卻高達257V，且泄漏電流只有5μA/mm（圖5）。

　　圖5：使用β-Ga2O3試制晶體管

　　試制的β-Ga2O3的MESFET采用圓形電極圖案（a）。雖然構造簡(jiǎn)單，但耐壓卻高達257V（b、c）

　　MESFET在多種FET中構造最簡(jiǎn)單、最容易制造，適合用來(lái)驗證工作性能。

　　此次使用了通過(guò)摻雜Mg實(shí)施半絕緣化處理的單結晶β-Ga2O3基板?；宄叽鐬?mm×4mm。晶面方向利用可將外延生長(cháng)速度比其他面方向最大提10倍左右的（010）面。

　　在該基板上利用分子束外延（MBE）法形成作為溝道層的n型Ga2O3層。厚度為300nm，為制成n型摻雜了Sn。

　　進(jìn)行二次離子質(zhì)譜分析（SIMS）后表明，n型Ga2O3層的Sn濃度達到7×1017cm-3。

　　采用圓形電極

　　β-Ga2O3的絕緣技術(shù)還在開(kāi)發(fā)之中，因此此次采用了圓形電極圖案。采用該圖案時(shí)，只會(huì )在內側的源極及與外側的漏極兩電極間產(chǎn)生電場(chǎng)。這時(shí)，電流在兩電極間完全斷開(kāi)，因此漏極電流不會(huì )泄漏到圖案外部，無(wú)需絕緣。在源區、漏區及柵區的電極中，先形成了源區和漏區的歐姆電極。具體做法是：首先利用光刻技術(shù)形成圖案；然后利用BCl3/Ar混合氣體對相當于光刻后窗口部分的n型Ga2O3薄膜實(shí)施“反應性離子蝕刻（RIE）處理；最后，在RIE部分蒸鍍Ti（20nm）/Au（230nm），并通過(guò)剝離它們來(lái)制作源極和漏極。

　　進(jìn)行RIE處理后，源區與漏區的Ti/Au電極間的電阻值會(huì )大幅減小，電流可輕松流過(guò)。這是因為，RIE處理使電極間的接觸從肖特基接觸變?yōu)闅W姆接觸（圖6）。

　　圖6：通過(guò)RIE處理使電流輕松流過(guò)

　　通過(guò)實(shí)施RIE處理，可使電流輕松流過(guò)。原因是電極接觸特性由肖特基接觸變?yōu)闅W姆接觸，電極接觸部的電阻值變小。

　　形成源極和漏極后，再次利用光刻技術(shù)形成圖案，這次不進(jìn)行RIE處理，而是直接在相當于窗口部分的n型Ga2O3薄膜上蒸鍍Pt（15nm）/Ti（5 nm）/Au（250nm）。之后在進(jìn)行剝離，制成肖特基結的柵極電極。此次試制品的目的只是為了驗證工作情況，因此未在元件表面形成保護膜。試制品的柵極長(cháng)度為4μm，源漏間距為20μm。漏極尺寸為直徑200μm。另外，此次試制的晶體管在源極與漏極之間配置有測定時(shí)接觸探針的柵極焊盤(pán)電極部分，因此無(wú)法明確定義柵極寬度。不過(guò)，以漏極的外周長(cháng)度作為柵極寬度的話(huà)約為600μm。

　　實(shí)際耐壓超過(guò)250V

　　試制品在施加＋2V柵極電壓時(shí)，最大漏極電流為16mA，漏極電壓為40V時(shí)，最大跨導為1.4mS（圖7）。夾斷狀態(tài)下的漏極電流為3μA，漏極電流的導通/截止比為104左右。在施加柵極電壓，并使漏極電流截止的狀態(tài)下，相當于可施加的最大漏極電壓的“三端子截止泄漏耐壓”約為250V。

　　圖7：試制品的各種電氣特性

　　試制品在施加+2V柵極電壓時(shí)的最大漏極電流為16mA（a）。耐壓為257V。夾斷狀態(tài)下的漏極泄漏電流僅為3μA（b）。漏極電壓為40V時(shí)，最大跨導為1.4mS。

　　此次試制品的所有特性均未達到產(chǎn)品化水平。不過(guò)，作為研發(fā)初期階段的非常簡(jiǎn)單的晶體管來(lái)說(shuō)，已經(jīng)很出色了。與GaN類(lèi)MESFET研發(fā)的初期階段（1990年代前半期）相比，也已經(jīng)實(shí)現了同等或以上的成果。此次獲得的良好特性源于Ga2O3作為半導體材料的巨大潛力，以及外延層的材料與基板相同（即同型）。

　　其實(shí)，實(shí)際耐壓比250V還要高。該電壓是電極金屬隨著(zhù)電極間短路而燒焦后的數值。因此，實(shí)際能使Ga2O3發(fā)生擊穿的電壓更高。至少可耐壓1kV以上。

　　另外，泄漏電流還有望進(jìn)一步降低，這樣就能夠提高電流的導通/截止比。此次的泄漏電流并非流過(guò)Ga2O3基板內部的電流，而是主要在n型Ga2O3的表面傳導的電流。因此，在元件表面形成保護膜的話(huà)，便可降低泄漏電流。有望實(shí)現達到實(shí)用水平的106～107左右。

　　另外，輸出電流也可進(jìn)一步提高，還可常閉工作，很多特性都可達到實(shí)用化要求。

　　目標是制造MOSFET

　　使用β-Ga2O3的功率元件的研發(fā)現在才剛剛開(kāi)始。雖然還存在眾多課題，如4英寸以上大尺寸基板的制造技術(shù)、包括摻雜在內的外延生長(cháng)技術(shù)，以及功率元件的工藝技術(shù)等，但目前已看到了解決的希望。

　　要想實(shí)現實(shí)用化，首先要試制出能夠常閉型工作的晶體管。因此，我們開(kāi)始致力于實(shí)際MOSFET產(chǎn)品的制造。

　　制造MOSFET產(chǎn)品時(shí)，柵極絕緣膜使用帶隙非常大的Al2O3、SiO2等氧化物。由于同為氧化物的緣故，這些氧化物絕緣膜與Ga2O3的界面有望實(shí)現低缺陷密度（界面狀密度）。我們將力爭在2015年之前制造出口徑4英寸的基板和MOSFET，并在2020年之前開(kāi)始作為功率元件開(kāi)始小規模量產(chǎn)。

　　β-Ga2O3用于高功率LED

　　β-Ga2O3不僅可用于功率元件，而且還可用于LED芯片、各種傳感器元件及攝像元件等，應用范圍很廣。其中，使用GaN類(lèi)半導體的LED芯片基板是最被看好的用途。尤其值得一提的是，β-Ga2O3具備適合需要大驅動(dòng)電流的高功率LED的特性。

　　GaN基LED芯片廣泛用于藍色、紫色及紫外等光線(xiàn)波長(cháng)較短的LED。其中，藍色LED芯片是作為白色LED的重要基礎部件。GaN基