利用現成FPGA開(kāi)發(fā)板進(jìn)行ASIC原型開(kāi)發(fā)

全定制與現成的原型開(kāi)發(fā)板

大約在本文寫(xiě)作前的三至五年，所有多個(gè)FPGA的原型開(kāi)發(fā)板是“建立你自己的”全定制品種。相反，今天有著(zhù)眾多現成的多個(gè)FPGA的原型開(kāi)發(fā)板供應商群體。

提供一些參考，傳統的硬件模擬目前的市場(chǎng)是每年一億美元。比較起來(lái)，在過(guò)去幾年中，沒(méi)有任何人真正注意到，現成的多個(gè)FPGA的原型開(kāi)發(fā)板工業(yè)已經(jīng)增長(cháng)到硬件模擬市場(chǎng)規模的四分之三。

工程師認為任何通用的都是次最優(yōu)的。事實(shí)上，工程師經(jīng)常希望建立他們自己的定制原型開(kāi)發(fā)板，因為他們認為其性能將更好，他們相信與真實(shí)的世界接口將更容易，這些接口將更接近于他們想要的，他們認為這將減少項目成本，并且這將減少產(chǎn)品推向市場(chǎng)的時(shí)間。讓我們依次列出這些觀(guān)點(diǎn)：

*更好的性能：在包含了兩個(gè)或三個(gè)以上FPGA的原型開(kāi)發(fā)板情況下，定制實(shí)現方式將超過(guò)它的現成對應物的性能是非常不可能的。這是因為設計這樣一塊電路板要求非常高水平的知識和經(jīng)驗，這只能通過(guò)在幾年內設計數代這樣的電路板得到提高。

*消除創(chuàng )新：如果一項ASIC設計適合單個(gè)的FPGA，然后設計和實(shí)現一塊定制的電路板是相對簡(jiǎn)單的。比較起來(lái)，在一項要求兩個(gè)FPGA的ASIC設計的情況下，該問(wèn)題變得非常令人感興趣；并且，當使用三個(gè)或更多的FPGA時(shí)，事情變得按指數規律增加復雜性。

*消除接口：如果一項ASIC設計適合單個(gè)的FPGA，然后有一些令人信服的原因來(lái)設計定制電路板。其中一個(gè)原因是，在同一塊卡上按照任何接口邏輯實(shí)現該FPGA通常是有意義的。然而，在多個(gè)FPGA的原型開(kāi)發(fā)板的解決方案中，通過(guò)使用很知名的現成電路板以及集中努力在特制的接口卡設計上，接口問(wèn)題幾乎總是很簡(jiǎn)單的。

*減少成本：設計和實(shí)現高端多個(gè)FPGA原型開(kāi)發(fā)板要求大量的專(zhuān)業(yè)設計工程師和版圖工程師，這將比簡(jiǎn)單的購買(mǎi)現成的電路板增加非常大的成本。

*減少產(chǎn)品推向市場(chǎng)的時(shí)間：即使對一家專(zhuān)業(yè)設計和實(shí)現多個(gè)FPGA原型開(kāi)發(fā)板的公司而言，高端電路板的制作能夠很容易的花費掉9個(gè)月(并且這假設多個(gè)工程師和版圖設計師分多班倒班工作)的時(shí)間。不必驚訝，一個(gè)非專(zhuān)業(yè)的團隊將幾乎肯定花費更長(cháng)的時(shí)間，這能夠很容易的造成項目落后于它的進(jìn)度表，并且失去它的市場(chǎng)空間。作為一個(gè)多個(gè)FPGA原型開(kāi)發(fā)板設計問(wèn)題復雜性的例子，考慮來(lái)自Dini集團的DN8000K10電路板。Dini集團是Synplicity原型開(kāi)發(fā)計劃的合作伙伴成員。

DN8000K10是一個(gè)USB 2.0主機邏輯原型系統，其能夠用二到十六個(gè)高容量的FPGA來(lái)組裝。在其最高的配置中，該電路板能夠被用于代表保守值相當于24,000,000 ASIC門(mén)的原型設計。

DN8000K10的設計和實(shí)現共花費九個(gè)月的時(shí)間。最為該項目的一部分，六位版圖工程師分兩班輪班工作了幾個(gè)月。最終的產(chǎn)品是28層的電路板，其芯片間通訊是在350 MHz下采用低壓差分信號(LVDS)實(shí)現的。(在設計管腳受限的情況下，每個(gè)LVDS管腳對支持集成的SERDES，這能夠提供高達10:1的復用。)在這一復雜度上，噪聲的處理問(wèn)題和信號完成性問(wèn)題要求很高的知識和經(jīng)驗水平。這一水平的電路板完全超過(guò)了今天現成的自動(dòng)布線(xiàn)工具能夠找到解決方案的能力的一至兩個(gè)數量級；所以，每個(gè)管腳是“手工挑選”，并且每條路徑是“手工連接”——沒(méi)有使用自動(dòng)布線(xiàn)(除了該電路板周?chē)耐鈬O備之外)。