利用現成FPGA開(kāi)發(fā)板進(jìn)行ASIC原型開(kāi)發(fā)

2004年12月在一項由Synplicity公司委托的調查中，全世界超過(guò)20,000名開(kāi)發(fā)者被詢(xún)問(wèn)關(guān)于他們的硬件輔助ASIC驗證策略。其結果表明今天1/3的ASIC設計者采用FPGA原型進(jìn)行驗證。

即使ASIC設計在尺寸和復雜性上不斷增加，現代FPGA的容量和性能的新進(jìn)展意味著(zhù)這些設計中的2/3能夠使用單個(gè)FPGA進(jìn)行建模。

然而，這些設計中仍然保留有1/3(那就是說(shuō)，所有ASIC設計中的1/9)要求一個(gè)基于多個(gè)FPGA的原型開(kāi)發(fā)板。

在不太遙遠的過(guò)去，對ASIC設計團隊而言，在這類(lèi)情況下主要的解決方案就是在內部建立他們自己的定制多個(gè)FPGA的原型開(kāi)發(fā)板。然而，今天，使用現成的多個(gè)FPGA原型開(kāi)發(fā)板——例如，由Synplicity公司的原型開(kāi)發(fā)伙伴生產(chǎn)的開(kāi)發(fā)板——與合適的設計工具相結合能夠節省數周時(shí)間，否則的話(huà)將花費幾個(gè)月的驗證時(shí)間以及在NRE費用上花費數萬(wàn)美元。

本文首先討論了ASIC驗證能夠采用的主要技術(shù)。接著(zhù)，文章考慮了與使用一個(gè)現成的產(chǎn)品相比，建立一個(gè)定制的多個(gè)FPGA的原型開(kāi)發(fā)板的優(yōu)勢和缺陷。最后，論文介紹了目前最先進(jìn)的用于驗證大型設計的分割和綜合設計工具，其采用內部開(kāi)發(fā)或現成的多個(gè)FPGA的原型開(kāi)發(fā)板。

可供選擇的驗證技術(shù)

今天高端ASIC，例如那些在手機、通訊、圖形子系統以及信號處理應用中使用的，經(jīng)常包含多個(gè)CPU和DSP內核，其結合了硬件加速器、外圍設備、接口和存儲器管理內核。(由于這些討論的目的，術(shù)語(yǔ)ASIC被假設包括了ASSP和SoC器件。)所以，為了滿(mǎn)足芯片的市場(chǎng)需求，盡可能早的在設計階段開(kāi)發(fā)、端口、集成、調試和驗證任何嵌入式軟件的內容。

ASIC的RTL全功能驗證——其本身與任何嵌入式軟件——是ASIC設計過(guò)程中最耗費時(shí)間和最困難的部分之一。統計表明今天ASIC設計中的70%要求重制。除了費用極其昂貴之外，重制能夠引起項目失去其市場(chǎng)空間，這將嚴重損害公司的聲譽(yù)和金融底線(xiàn)。

對ASIC設計者開(kāi)放的三個(gè)主要驗證選擇是仿真，模擬和FPGA原型開(kāi)發(fā)。

*仿真：基于軟件的仿真被廣泛使用，但即使在一個(gè)真正的高端(并且，相對昂貴)的計算機平臺運行時(shí)，其運行比實(shí)際的ASIC硬件慢六到十個(gè)數量級，這使得其成為一項極大花費時(shí)間并且效率極差的技術(shù)。為了提供整個(gè)系統的尺寸認識，軟件仿真能夠典型地達到僅僅幾Hz相當的速度(那就是，設計的系統時(shí)鐘相對真實(shí)時(shí)間每秒鐘的幾個(gè)周期)。實(shí)際上，這意味著(zhù)僅僅在一小部分設計中能夠實(shí)現廣泛的軟件驗證。

*模擬：基于硬件的模擬是另一個(gè)可供選擇的方法，但它仍然比實(shí)際的ASIC硬件至少慢三個(gè)數量級，因為大量的有關(guān)的復用技術(shù)將驗證速度減慢到僅僅500 KHz到2 MHz。此外，這種方法在預算和資源方面(依賴(lài)于模擬器的大小，每個(gè)相等的門(mén)電路成本能夠從25美分到一美元)是極其昂貴的。設計者需要的是一種可供選擇的方法，這將允許他們以較低的風(fēng)險和成本投放市場(chǎng)。

*基于FPGA的原型開(kāi)發(fā)：在許多情況下，“快速”驗證設計是必要的。例如，就視頻處理芯片來(lái)說(shuō)，部分驗證可能包含評估視頻輸出流的主觀(guān)品質(zhì)。相似地，在嵌入式軟件中驗證硬件要求極高的速度。其答案就是使用運行在10到80 MHz速度下的多個(gè)FPGA原型開(kāi)發(fā)板，其相等于(或相當于)真實(shí)時(shí)間的ASIC速度(“真實(shí)激勵輸入，真實(shí)響應輸出”)。當將設計定制開(kāi)發(fā)板與使用現成的開(kāi)發(fā)板進(jìn)行比較時(shí)，后者——當與恰當的設計工具結合時(shí)——能夠削減數周時(shí)間，不然的話(huà)，將花費數月的驗證時(shí)間并且(在每個(gè)相等的門(mén)電路為一美分的典型值下)節省數萬(wàn)美元的NRE費用。

所關(guān)心的同樣是，除了提供一個(gè)軟件開(kāi)發(fā)平臺和硬件的軟件驗證之外，該公司設計ASIC簡(jiǎn)單地要求盡可能快的完成設計的全部功能；例如，證明硬件可以進(jìn)行商業(yè)展示。