采用創(chuàng )新降耗技術(shù)應對FPGA靜態(tài)和動(dòng)態(tài)功耗的挑戰
加入技術(shù)交流群
借助工藝節點(diǎn)的不斷縮微帶來(lái)的減小電容和降低電壓的好處，動(dòng)態(tài)功耗的降低遵從摩爾定律。挑戰在于，伴隨每一工藝節點(diǎn)的縮微以及最高時(shí)鐘頻率的增加所引發(fā)的問(wèn)題。雖然就相同的電路來(lái)說(shuō)，其功耗隨每一工藝節點(diǎn)的縮微在一直下降，但同時(shí)FPGA的容量在翻番，且最高時(shí)鐘頻率也在不斷增加。
FPGA架構
在架構、工藝技術(shù)和電路技術(shù)方面的進(jìn)步有助于解決這些功耗挑戰。Altera的Stratix III FPGA就是這樣一種產(chǎn)品。
Altera的可編程電源技術(shù)(Programmable Power Technology)有助于降低高端FPGA的功耗。傳統上，所有高性能的FPGA都由高性能的建構實(shí)現，其中，每一邏輯單元(LE)都以大的漏電功耗為代價(jià)來(lái)提供最佳性能。
可編程電源技術(shù)利用如下事實(shí)：設計中的許多電路具有剩余能力，所以并不需要最高性能的邏輯。圖4顯示的是一個(gè)典型的剩余能力柱狀圖，其中，大多路徑(左側)具有剩余，只有不多的關(guān)鍵路徑(右側)需要最高性能的邏輯以滿(mǎn)足時(shí)序要求。
采用可編程電源技術(shù)，根據特定邏輯路徑所需的是高速還是低速邏輯，通過(guò)提供高速或低速邏輯的方法，可對Stratix III的邏輯構造在邏輯陣列塊(LAB)級進(jìn)行編程(圖5)?；谶@種思路，選出所占比例很小的對時(shí)序有苛刻要求的電路進(jìn)行高速設定，而剩下的實(shí)行低功耗設定，采用這種方法，可將低功耗邏輯的漏電功耗降低70%。將不使用的邏輯、以及DSP塊和TriMatrix存儲器設定為低功耗模式將進(jìn)一步降低功耗。
評論