RFIC設計所面臨的挑戰及設計流程詳解

　　4. 模塊電路設計

　　接下來(lái)開(kāi)始電路的初步設計，首先進(jìn)行電路研究并了解性能規范要求。這種早期研究有助于形成頂層的版圖規劃，對于RFIC來(lái)說(shuō)頂層版圖規劃對噪聲和模塊級互連非常敏感。在該階段，可嘗試對螺旋電感等無(wú)源器件進(jìn)行綜合以滿(mǎn)足規范要求，并在芯片上進(jìn)行最初的布局。這個(gè)階段可進(jìn)行兩項重要的工作：為螺旋電感創(chuàng )建早期的模型，并在模塊級版圖完成前用于仿真；對螺旋電感之間的互感進(jìn)行初始分析?？稍谠撾A段為所有的電感創(chuàng )建器件模型以用于仿真。

　　可以按照設計工程師偏好的方法進(jìn)行仿真，頻域或者時(shí)域仿真均可，設計工程師要綜合考慮電路特點(diǎn)、仿真類(lèi)型和仿真量等因素后再決定。一個(gè)單一的工藝設計套件和配套的設計環(huán)境可幫助設計工程師選擇合適的仿真算法?？筛鶕抡骖?lèi)型以合適的方式顯示結果。當模塊級的電路完成后，設計工程師可以在頂層環(huán)境下使用行為激勵和對外圍芯片的描述來(lái)驗證這些電路。

　　5. 物理實(shí)現

　　版圖設計自動(dòng)化功能(自動(dòng)布線(xiàn)、連通性驅動(dòng)和設計規則驅動(dòng)的版圖設計和布局等)是非常高效的。由于緊密地結合了原理圖和設計約束規則，版圖設計自動(dòng)化能夠極大地提升工作效率。布線(xiàn)器能夠解決差分對、屏蔽線(xiàn)的布線(xiàn)問(wèn)題，并支持手動(dòng)設置每一根走線(xiàn)的布線(xiàn)約束。這就使物理設計過(guò)程像前端設計過(guò)程一樣具有可重復性。雖然在初期要投入一些時(shí)間來(lái)建立這些工具，但它們在以后的設計過(guò)程中都是可復用的。

　　6. 寄生參數提取

　　在版圖完成后，電磁場(chǎng)仿真(EM)可為無(wú)源器件生成高精度的模型。例如，可選擇幾個(gè)螺旋電感作為EM仿真的關(guān)鍵對象，具體做法是：用螺旋電感替換在設計過(guò)程中已經(jīng)創(chuàng )建的一些模型，混合并匹配現有的模型。設計工程師需要全面監控螺旋電感的建模過(guò)程，并對運行時(shí)間和精確度進(jìn)行權衡。

　　基于網(wǎng)絡(luò )的寄生提取是隨著(zhù)版圖出現后在整個(gè)設計過(guò)程中最重要的一個(gè)環(huán)節。RF設計對于寄生效應非常的敏感。由于設計工程師能夠掌握任何區域、走線(xiàn)或模塊的相關(guān)寄生信息，因此管理不同層次的寄生參數的信息就變得更為重要。不敏感的走線(xiàn)只需要RC參數，而敏感走線(xiàn)則需要RLC參數。帶有螺旋電感的走線(xiàn)可以以RLC和電感參數的形式提取出來(lái)，甚至可對最敏感的走線(xiàn)添加襯底效應。同時(shí)，這些走線(xiàn)可以與無(wú)源器件的器件模型混合匹配。

　　當頂層版圖實(shí)現后，噪聲分析(特別是襯底噪聲分析)可以保證有噪電路(如數字邏輯和PLL)不會(huì )影響到高度敏感的RF電路。設計工程師可以對此進(jìn)行檢查，如果關(guān)注的電路區域被影響到，設計工程師可以修改版圖規劃或在有噪電路周?chē)黾颖Ｗo帶。然而，想在晶體管級對整個(gè)電路進(jìn)行仿真或包含所有的寄生信息往往是不現實(shí)的。一種解決方法是提取行為模型，但這會(huì )忽略不同模塊間連線(xiàn)的寄生效應，因此必須支持層次化的提取能力和設計模塊間連線(xiàn)的寄生參數提取。

　　7. 校準HDL模型

　　在模塊開(kāi)發(fā)完成后，可以根據關(guān)鍵的電路性能參數對最初的行為模型進(jìn)行反標注，這樣可實(shí)現更為精確的HDL級仿真。雖然并不適用于所有效應，但是這種方法能夠以更少的運行時(shí)間成本獲得更為精確的性能信息，并能加速驗證，減少全晶體管級驗證的工作量。

　　用混合級仿真對模塊進(jìn)行驗證有三個(gè)步驟。首先，在對模塊功能進(jìn)行驗證時(shí)，要在系統級仿真中包含一個(gè)理想化的模塊模型；然后，用這個(gè)模塊的網(wǎng)表替換理想化模型來(lái)驗證模塊的功能。這樣就能檢測出模塊缺陷給系統性能帶來(lái)的影響。

　　最后，用一個(gè)提取模型代替模塊的網(wǎng)表。通過(guò)對網(wǎng)表和提取模型的仿真結果進(jìn)行比較分析，可以對提取模型的功能性和精確度進(jìn)行驗證。在以后對其他模塊進(jìn)行混合級仿真時(shí)使用經(jīng)過(guò)驗證的提取模型而不是理想模型能有效提高其有效性。

　　如果操作合理，自下而上的驗證方式能夠對大型系統實(shí)現更為詳細的驗證。由于去掉了物理實(shí)現的細節而僅保留行為細節，行為仿真的執行速度非?？?。隨著(zhù)模塊逐漸成熟，由自下而上驗證過(guò)程生成的行為模型越來(lái)越有用，并可用于第三方IP驗證和復用。

　　對于包括射頻前端的無(wú)線(xiàn)系統來(lái)說(shuō)，自下而上的驗證過(guò)程是驗證大型系統性能的必然方法。如前所述，晶體管級的RF系統驗證需要將調制信號運行數千個(gè)周期，這往往是不現實(shí)的。用先進(jìn)的包絡(luò )分析技術(shù)替代傳統的瞬態(tài)仿真只能將仿真速度提高10~20倍。即使將傳統的通帶模型用于自下而上的提取技術(shù)，由于RF載頻仍然存在，也無(wú)法將仿真速度提高到令人滿(mǎn)意的程度。只有將自下而上的模型提取技術(shù)和復雜的基帶或低通等效模型結合起來(lái)，載波信號才會(huì )被有效抑止，其仿真時(shí)間才足以實(shí)現全芯片級的誤包率分析。

　　為所有模塊都生成行為模型是一件耗時(shí)費力的工作，而且只有極少的設計工程師具有這種專(zhuān)業(yè)技術(shù)。而自動(dòng)化的工具和方法學(xué)能夠根據特定應用和技術(shù)需要，借助經(jīng)過(guò)驗證的精度和開(kāi)放API來(lái)修改現有模板生成詳細的行為模型。