基于GAP技術(shù)的網(wǎng)絡(luò )隔離設備的研究與設計
加入技術(shù)交流群
3.3 SDRAM IP核的
應用
SDRAM是一種高速同步動(dòng)態(tài)隨機存儲器，在嵌入式系統中，SDRAM因其價(jià)格低、體積小、速度快，容量大等優(yōu)點(diǎn)而逐漸成為一種主流器件，但SDRAM的控制邏輯復雜，時(shí)序嚴格，使用不便，需要控制器提供正確命令來(lái)完成其初始化、讀寫(xiě)和刷新等工作。SDRAM控制器根據SDRAM的內部狀態(tài)轉化圖進(jìn)行設計，而且很多大公司都提供標準SDRAM控制器的IP核參考設計。筆者選用了WINBOND公司的W986432DH型SDRAM，它采用512 Kx4x32位架構，由4個(gè)BANK構成，每個(gè)BANK對應4 M字節，按行和列尋址，W986432DH的引腳分為控制、地址和數據信號三類(lèi)。其控制器選用Lat
8dr_ctrl模塊根據SDRAM內部狀態(tài)轉化關(guān)系建立2個(gè)有限狀態(tài)機和1個(gè)計數器,能產(chǎn)生正確的中間狀態(tài)作為sdr_sig模塊輸入。sdr_sig模塊產(chǎn)生面向SDRAM的控制、地址信號。sdr_data模塊實(shí)現FPGA與SDRAM之間的數據傳輸。sdr_par模塊完成猝發(fā)長(cháng)度，延時(shí)節拍等參數設置，通過(guò)在該模塊中設置不同的參數來(lái)滿(mǎn)足不同的應用系統。
sdr__top將底層4個(gè)模塊整合成1個(gè)可以調用的系統。整個(gè)IP核類(lèi)似于黑匣子,不用詳細了解其內部實(shí)現細節,只需了解左邊控制信號的含義,對SDRAM的不同操作通過(guò)改變左邊控制信號的狀態(tài)即可。
4 結束語(yǔ)
本文提出了基于GAP技術(shù)的網(wǎng)絡(luò )保護設備設計新方案，闡述了主要模塊的實(shí)現方法，限于篇幅不能給出具體細節和源代碼。采用1個(gè)FPGA替代單片機和SCSI協(xié)議控制器，可減少電路數量，降低成本，便于升級。
評論