一種基于FPGA的誘發(fā)電位儀系統研究與設計

　　2 FPGA軟件模塊設計

　　2．1 FPGA的優(yōu)勢

　　FPGA即現場(chǎng)可編程門(mén)陣列，是在CPLD的基礎上發(fā)展起來(lái)的新型高性能可編程邏輯器件，它既繼承了ASIC的大規模、高集成度、高可靠性的優(yōu)點(diǎn)，又克服了普通ASIC設計周期長(cháng)、投資大、靈活性差的缺點(diǎn)，逐步成為復雜數字硬件電路設計的理想選擇。不同于傳統的誘發(fā)電位儀設計，本文將大部分分立元件實(shí)現的功能集成到了FPGA芯片中，實(shí)現多種刺激模式和濾波模塊以及實(shí)現對外圍器件的控制，不僅提高了集成度使儀器小型化、便攜化成為可能，而且片內模塊可反復修改，提高了設計開(kāi)發(fā)效率降低了成本，也可以方便地實(shí)現各模塊之間的同步。

　　2．2 軟件模塊整體設計

　　本設計中，FPGA芯片軟件模塊包括了誘發(fā)電位刺激模塊、信號傳輸控制模塊和數字信號處理模塊三大部分；由共同的同步信號協(xié)同合作，完成誘發(fā)電位儀的誘發(fā)刺激、信號的傳輸、數字濾波等核心控制處理功能。FPGA內軟件模塊框圖如圖2所示。

　　2．3 誘發(fā)電位刺激模塊

　　在FPGA芯片中設計了誘發(fā)電位刺激模塊，主要功能包括：聽(tīng)覺(jué)誘發(fā)電位刺激、神經(jīng)傳導刺激和視覺(jué)誘發(fā)電位刺激。刺激信號主要由脈沖信號進(jìn)行控制，通過(guò) FPGA芯片可以直接輸出脈沖信號和VGA控制信號。聽(tīng)覺(jué)誘發(fā)刺激信號和神經(jīng)傳導刺激信號可由FPGA輸出的脈沖信號經(jīng)功率放大后產(chǎn)生，在此聽(tīng)覺(jué)誘發(fā)電位刺激信號為雙通道，一路信號產(chǎn)生脈沖信號如PWM(脈寬調制)波，另一路由FPGA芯片內部模塊通過(guò)DA轉換器產(chǎn)生白噪聲，而神經(jīng)傳導刺激信號可直接由 FPGA輸出PWM脈沖直接驅動(dòng)電壓放大器生成。通過(guò)Verilog硬件描述語(yǔ)言，在FPGA中實(shí)現誘發(fā)電位刺激源信號，并通過(guò)FPGA端口輸出，例如在芯片中使用以下代碼可產(chǎn)生一個(gè)占空比為PWM_WIDTH：1的PWM波形：

　　視覺(jué)誘發(fā)刺激信號由在FPGA芯片中存儲的刺激圖像數據直接產(chǎn)生VGA時(shí)序控制信號，控制VGA顯示器顯示棋盤(pán)格或彩條刺激圖像給予人體視覺(jué)刺激。

　　誘發(fā)電位刺激信號主要參數包括刺激脈寬、刺激頻率、刺激強度、刺激類(lèi)型和刺激模式，USB芯片從上位機接收到參數配置信號，傳遞給誘發(fā)刺激信號生成模塊發(fā)出脈沖。例如，生成聽(tīng)覺(jué)誘發(fā)電位刺激信號如圖3所示，它的刺激脈寬為O．2 ms，刺激頻率為12 Hz，設置某一刺激強度(由分貝進(jìn)行度量)；而生成視覺(jué)誘發(fā)電位刺激信號，刺激頻率為2 Hz，刺激類(lèi)型為棋盤(pán)格模式，刺激模式為16×16。