<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 基于FPGA的數據采集及顯示

基于FPGA的數據采集及顯示

作者: 時(shí)間:2011-11-01 來(lái)源:網(wǎng)絡(luò ) 收藏

3 顯示
 (Video Graphics Array)是IBM在1987年隨PS/2機一起推出的一種視頻傳輸標準,具有分辨率高、顯示速率快、顏色豐富等優(yōu)點(diǎn),在彩色顯示器領(lǐng)域得到了廣泛的應用。隨著(zhù)電子技術(shù)的發(fā)展,接口出現在很多嵌入式平臺上,用于圖像信息的實(shí)時(shí)顯示等。Altera公司提供的DE2開(kāi)發(fā)板上有一個(gè)VGA接口,極大地方便了利用VGA實(shí)時(shí)顯示。
3.1 VGA顯示原理及時(shí)序
 通用VGA顯示卡系統主要由控制電路、顯示緩存區和視頻BIOS程序三個(gè)部分組成??刂齐娐分饕瓿蓵r(shí)序發(fā)生、顯示緩沖區數據操作、主時(shí)鐘選擇和D/A轉換等功能;顯示緩沖區提供顯示數據緩存空間;視頻BIOS作為控制程序固化在顯示卡的ROM中。VGA接口為顯示器提供兩類(lèi)信號,一類(lèi)是數據信號,一類(lèi)是控制信號。數據信號包括紅、綠、藍信號,簡(jiǎn)稱(chēng)RGB信號,控制信號包括水平同步信號和垂直同步信號。輸出不同分辨率時(shí),水平同步信號和垂直同步信號的頻率也不同。
 要實(shí)現VGA顯示就要解決數據來(lái)源、數據存儲、時(shí)序實(shí)現等問(wèn)題,其中關(guān)鍵還是如何實(shí)現VGA時(shí)序。VGA的標準參考顯示時(shí)序如圖6所示。行時(shí)序和幀時(shí)序都需要產(chǎn)生同步脈沖、顯示后沿、顯示時(shí)序段和顯示前沿四個(gè)部分。幾種常用模式的時(shí)序參數如表1所示。

基于FPGA的數據采集及顯示

基于FPGA的數據采集及顯示

 本系統集成了前端采集、中間處理和后續顯示功能模塊,充分利用了的邏輯資源和處理器的強大功能,較好地實(shí)現了預期目標。與同類(lèi)系統相比,具有開(kāi)發(fā)時(shí)間短、程序可移植性強和成本低等優(yōu)勢。該系統作為電力系統系統的一部分,在數據采集及預處理方面已經(jīng)取得較好的效果,后期將進(jìn)一步研究基于內部邏輯結構的FFT實(shí)用算法。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: NiosII FPGA 諧波分析 VGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>