基于單片機與PCI接口設計解決方案
加入技術(shù)交流群
考慮到在不正常情況下，PCI設備不會(huì )對PCI總線(xiàn)作出響應，即TRDY不會(huì )有效，為了不使狀態(tài)機陷入狀態(tài)S2的僵持局面，另外增設了一個(gè)移位計數器mycounter。當IRD信號有效時(shí)，計數器開(kāi)始計數。計數溢出之后，不論PCI總線(xiàn)操作是否完成，狀態(tài)機都會(huì )從狀態(tài)S2轉移到狀態(tài)S3，即結束PCI總線(xiàn)操作。當TRDY有效時(shí)，會(huì )立即置位mycounter.cout。
PCI總線(xiàn)操作是否正確完成，可查詢(xún)pci_request的最高位是否為“1”，而IRDY與FRAME的值可分別查詢(xún)pci_request的第4位和第5位。這兩位反映了PCI總線(xiàn)操作所處的狀態(tài)，兩位都為“1”時(shí)可以認為PCI總線(xiàn)操作已經(jīng)完成。在實(shí)踐中，如果單片機的速度不是足夠快的話(huà)，可以認為PCI總線(xiàn)操作總是即時(shí)完成的。
2 PCI設計接口實(shí)現
2.1 CPLD VHDL程序設計
我們針對8位單片機控制PCI以太網(wǎng)卡進(jìn)行了程序設計，CPLD器件選用Xilinx的XC95216系列。針對以太網(wǎng)卡的特點(diǎn)在邏輯上進(jìn)行了再次簡(jiǎn)化，最終程序將適配進(jìn)XC95261芯片中，并在實(shí)踐中檢驗通過(guò)。
以太網(wǎng)卡僅支持對配置空間和I/O空間的讀寫(xiě)操作，而且這兩個(gè)空間的地址都可以設置在0xFF以?xún)?，所以可以只用一個(gè)pci_address0寄存器，其它地址都直接設為“0”；如果再限制，每次只往網(wǎng)卡寫(xiě)入一個(gè)字節數據，則可以只用一個(gè)pci_datas0寄存器，其它數值在具體操作時(shí)設成與pci_datas0寄存器的一樣即可。
2.2 單片機PCI讀寫(xiě)C語(yǔ)言程序設計
在CPLD在幫助下，單片機讀寫(xiě)PCI設備就變得相當簡(jiǎn)單。首先，將pci_cbe等寄存器都聲明為外部存儲器變量，并根據CPLD的設計指定地址。然后，傳遞適當的參數給以下兩個(gè)讀寫(xiě)子函數，即可完成對PCI設備配置空間、I/O空間、存儲器空間的讀寫(xiě)操作。從PCI設備的返回數據存放在全局變量savedata中。
實(shí)際上在寫(xiě)PCI設備時(shí)，也可以從pci_data中得到返回數據。這個(gè)數據必須等于往PCI設備寫(xiě)的數據。利用這一點(diǎn)可以進(jìn)行差錯檢驗和故障判斷，視具體應用而定。
bdate unigned char request;
sbit IRDY0=request^4;
sbit FRAME0=request^5;
sbit VALID=request^7;
void readpci(unsigned char addr,unsigned char cbe){
pci_address0=addr;
pci_cbe=cbe;
request=pci_request;
while(!IRDY0 FRAME0)) request=pci_request;
savedata0=pci_data0;
savedata1=pci_data1;
savedata2=pci_data2;
savedata3=pci_data3;
if(!VALID)printf("Data read is invalid! ");
}
void writepci(uchar addr,uchar value0,uchar cbe){
data uchar temp;
pci_address0=addr;
pci_datas0=value0;
pci_cbe=cbe;
request=pci_request;
while(!(IRDY0 FRAME0)) request=pci_request;
if(!VALID)printf("Data write is invalid!");
}
3 結論
用CPLD實(shí)現單片機與PCI總線(xiàn)接口的并行通信，電路結構簡(jiǎn)單、體積小，1片CPLD芯片足夠，并且控制方便，實(shí)時(shí)性強，通信效率高。本設計方法已成功地應用于作者開(kāi)發(fā)的各種數據采集系統中，用作單片機與PC104之間的并行數據通信，效果非常理想。
評論