基于單片機與PCI接口設計解決方案

8位單片機在嵌入式系統中應用廣泛，然而讓它直接與PCI總線(xiàn)設備打交道卻有其固有缺陷。8位單片機只有16位地址線(xiàn)，8位數據端口，而PCI總線(xiàn)2.0規范中，除了有32位地址數據復用AD[3～0]外，還有FRAME、IRDY、TRDY等重要的信號線(xiàn)。讓單片機有限的I/O端口來(lái)直接控制如此眾多的信號線(xiàn)是不可能的。一種可行的方案就是利用CPLD作為溝通單片機與PCI設備間的橋梁，充分利用CPLD中I/O資源豐富、用戶(hù)可自定制邏輯的優(yōu)勢，來(lái)幫助單片機完成與PCI設備間的通信任務(wù)。

1 PCI接口設計原理

1.1 PCI總線(xiàn)協(xié)議簡(jiǎn)介

這里只討論PCI總線(xiàn)2.0協(xié)議，其它協(xié)議僅僅是在2.0的基礎上作了一些擴展，僅就單片機與PCI設備間的通信來(lái)說(shuō)，意義不大。PCI總線(xiàn)是高性能局部總線(xiàn)，工作頻率0～33MHz，可同時(shí)支持多組外圍設備。在這里，我們只關(guān)心單片機與一個(gè)PCI設備間通信的情況，而且是以單片機與CPLD一方作為主控方，另一方作為PCI從設備。這樣做的目的是為了簡(jiǎn)化問(wèn)題，降低系統造價(jià)。

PCI總線(xiàn)上信號線(xiàn)雖然多，但并不是每個(gè)信號都要用到。實(shí)際上PCI設備也并不會(huì )支持所有的信號線(xiàn)，比如錯誤報告信號PERR與SERR在網(wǎng)卡中就不支持。我們可以針對具體的應用選擇支持其中部分信號線(xiàn)，還有一些信號線(xiàn)可以直接連電源或接地。下面簡(jiǎn)單介紹一下常用信號線(xiàn)的功能。

AD[31～0]：地址數據多路復用信號。在FRAME有效的第一個(gè)周期為地址，在IRDY與TRDY同時(shí)有效的時(shí)候為數據。

C/BE[3～0]：總線(xiàn)命令與字節使能控制信號。在地址中傳輸的是總線(xiàn)命令；在數據期內是字節使能控制信號，表示AD[31～0]中哪些字節是有效數據。以下是總線(xiàn)命令編碼的說(shuō)明：

C/BE[30]# 命令類(lèi)型說(shuō)明C/BE[30]# 命令類(lèi)型說(shuō)明

0 0 0 0 中斷應答 1 0 0 0 保留

0 0 0 1 特殊周期 1 0 0 1 保留

0 0 1 0 I/O讀 1 0 1 0 配置讀

0 0 1 1 I/O寫(xiě) 1 0 1 1 配置寫(xiě)

0 1 0 0 保留 1 1 0 0 存儲器多行讀

0 1 0 1 保留 1 1 0 1 雙地址周期

0 1 1 0 存儲器讀 1 1 1 0 存儲器一行讀

0 1 1 1 存儲器寫(xiě) 1 1 1 1 存儲器寫(xiě)并無(wú)效

PCI總線(xiàn)上所有的數據傳輸基本上都由以下三條信號線(xiàn)控制。
FRAME：幀周期信號。由主設備驅動(dòng)，表示一次訪(fǎng)問(wèn)的開(kāi)始和持續時(shí)間，FRAME有效時(shí)（0為有效，下同），表示數據傳輸進(jìn)行中，失效后，為數據傳輸最后一個(gè)周期。

IRD：主設備準備好信號。由主設備驅動(dòng)，表示主設備已經(jīng)準備好進(jìn)行數據傳輸。

TRDY：從設備準備好信號。由從設備驅動(dòng)，表示從設備已經(jīng)準備好進(jìn)行數據傳輸。當IRDY與TRDY同時(shí)有效時(shí)，數據傳輸才會(huì )真正發(fā)生。

另外，還有IDSEL信號用來(lái)在配置空間讀寫(xiě)期間作為片選信號。對于只有一個(gè)PCI從設備的情況，它總可以接高電平。IDSEL信號由從設備驅動(dòng)，表示該設備已成為當前訪(fǎng)問(wèn)的從設備，可以不理會(huì )。

在PCI總線(xiàn)上進(jìn)行讀寫(xiě)操作時(shí)，PCI總線(xiàn)上的各種信號除了RST、IRQ、IRQC、IRQ之外，只有時(shí)鐘的下降沿信號會(huì )發(fā)生變化，而在時(shí)鐘上升沿信號必須保持穩定。

1.2 CPLD設計規劃

出于對單片機和CPLD處理能力和系統成本的考慮，下面的規劃不支持PCI總線(xiàn)的線(xiàn)性突傳輸等需要連續幾個(gè)數據周期的讀寫(xiě)方式，而僅支持一個(gè)址周期加一個(gè)數據周期的讀寫(xiě)方式。對于大部分應用而言，這種方式已經(jīng)足夠了。圖1是經(jīng)過(guò)簡(jiǎn)化后的PCI總線(xiàn)讀寫(xiě)操作時(shí)序。

在CPLD內設有13個(gè)8位寄存器用來(lái)保存進(jìn)行一次PCI總線(xiàn)讀寫(xiě)時(shí)所需要的數據，其中pci_address0～pci_address3是讀寫(xiě)時(shí)的地址數據；

圖1 簡(jiǎn)化的PCI寫(xiě)操作時(shí)序

pcidatas0～pci_datas3是要往PCI設備寫(xiě)的數據；pci_cbe[3～0]保存地址周期時(shí)的總線(xiàn)命令；pci_cbe[7～4]保存數據周期時(shí)的字節使能命令；pci_data0～pci_data3保存從PCI設備返回的數據；pci_request是PCI總線(xiàn)讀寫(xiě)操作狀態(tài)寄存器，用于向單片機返回一些信息。當單片機往pci_cbe寄存器寫(xiě)入一個(gè)字節的時(shí)候，會(huì )復位CPLD中的狀態(tài)機，觸發(fā)CPLD進(jìn)行PCI總線(xiàn)的讀寫(xiě)操作；單片機則通過(guò)查詢(xún)pci_request寄存器得知讀寫(xiě)操作完成，再從pci_data寄存器讀出PCI設備返回的數據。

CPLD中狀態(tài)機的狀態(tài)轉移圖如圖2所示。每一個(gè)狀態(tài)對應FRAME與IRD信號的一種輸出，而其它輸入輸出信號線(xiàn)可由這兩個(gè)信號線(xiàn)和pci_cbe的值及TRDY的狀態(tài)決定。當FRAME為有效時(shí)，AD[31～0]由pci_address驅動(dòng)，而C/BE[3～0]由pci_cbe低4位驅動(dòng)；當IRDY有效時(shí)，C/BE[3～0]視總線(xiàn)命令，要么由pci_cbe高4位驅動(dòng)，要么設為高阻態(tài)，而AD[31～0]在pci_cbe[0]為“0” （PCI讀命令）時(shí)，設為高阻態(tài)，而在pci_cbe[0]為“1” （PCI寫(xiě)命令）時(shí)由pci_datas驅動(dòng)。另外一方面，一旦TRDY信號線(xiàn)變?yōu)榈碗娖?，AD[31～0]線(xiàn)上的數據被送入pci_data寄存器，而C/BE[3～0]線(xiàn)上的數據被送入pci_request寄存器的低4位。

圖2 狀態(tài)轉移圖