基于FPGA和SRAM的數控振蕩器的設計與實(shí)現

1 引言

數控振蕩器是數字通訊中調制解調單元必不可少的部分，同時(shí)也是各種數字頻率合成器和數字信號發(fā)生器的核心。隨著(zhù)數字通信技術(shù)的發(fā)展，對傳送數據的精度和速率要求越來(lái)越高。如何得到可數控的高精度的高頻載波信號是實(shí)現高速數字通信系統必須解決的問(wèn)題，可編程邏輯器件和大容量存儲器的發(fā)展為這一問(wèn)題的解決帶來(lái)了曙光。本文介紹如何用fpga（現場(chǎng)可編程邏輯門(mén)陣列）和sram（靜態(tài)隨機存儲器）實(shí)現高精度數控振蕩器。

2 nco概述

nco（numerical controlled oscillator）即數控振蕩器用于產(chǎn)生可控的正弦波或余弦波，其實(shí)現的方法目前主要有計算法和查表法等。計算法以軟件編程的方式通過(guò)實(shí)時(shí)計算產(chǎn)生正弦波樣本，該方法耗時(shí)多且只能產(chǎn)生頻率相對較低的正弦波，而需要產(chǎn)生高速的正交信號時(shí)，用此方法無(wú)法實(shí)現。因此，在實(shí)際應用中一般采用最有效、最簡(jiǎn)單的查表法，即事先根據各個(gè)nco正弦波相位計算好相位的正弦值，并以相位角度作為地址把該相位的正弦值數據存儲在表中，然后通過(guò)相位累加產(chǎn)生地址信息讀取當前時(shí)刻的相位值在表中對應的正弦值，從而產(chǎn)生所需頻率的正弦波。

用查表法實(shí)現nco的性能指標取決于查表的深度和寬度，即取決于表示相位數據的位數（查表存儲器地址線(xiàn)的位數）和表示正弦值數據的位數（查表存儲器數據線(xiàn)的位數）。改善nco性能最簡(jiǎn)單和最根本的方法是加大查找表的深度和寬度。目前，用查找表法實(shí)現nco的普遍做法是用片內rom作為查找表，由于片內資源的限制，查找表的深度和寬度一般不會(huì )很大（通常為256×8bits），大大限制了nco性能的提高，用獨立的大容量sram作為查找表，把查找表從片內移到片外，可以較好解決這個(gè)問(wèn)題，基于這種思想，筆者成功地用fpga（xilinx公司的xc2v1000型門(mén)陣列）和sram（cypress公司的cy7c1021型存儲器）實(shí)現了nco。

3 nco的實(shí)現

3.1 結構設計

用fpga和sram實(shí)現的nco的結構如圖1所示。大框內部分是由fpga完成，主要部件分為頻率控制字寄存器，相位控制字寄存器、通道控制字寄存器、累加器、加法器、通道選擇器和鎖存器等。微處理器對nco進(jìn)行控制，可用單片機或dsp（數字信號處理器）實(shí)現。

3.1.1 頻率控制字寄存器、相位控制字寄存器、累加器和加法器

頻率控制字寄存器和相位控制字寄存器都是32位并行輸入/并行輸出寄存器，它們通過(guò)微處理器接口進(jìn)行讀寫(xiě)。頻率控制字寄存器確定載波的頻率，相位控制字寄存器確定載波的初始相位。32位累加器對代表頻率的頻率控制字進(jìn)行累加運算，累加結果與代表初始相位的相位控制字通過(guò)32位加法器進(jìn)行相加運算，相加結果的高16位數據讀取查找表的地址信息。頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用vhdl語(yǔ)言描述，集成在一個(gè)模塊中，其vhdl源程序如下：

entity addr_sin is

port（clock：in std_logic；——時(shí)鐘信號

reset：in std_logic；——同步復位信號

——定義頻率控制字寄存器

g_sin：in std_logic；

data_con_sin：in std_logic_vector（31 downto 0）；

d_con_sin：out std_logic_vector（31 downto 0）；

——定義相位控制字寄存器

g_sin1：in std_logic；

data_con_sin1：in std_logic_vector（31 downto 0）；

d_con_sin1：out std_logic_vector（31 downto 0）；

dout：out std_logic_vector（15 downto 0）——加法器輸出信號

）；

end addr_sin；

architecture behavioral of addr_sin is

signal a_sin，a_sin1，count，count1：std_logic_vector（31downto0）：＝“00000000000000000000000000000000”；——定義中間變量并初始化

begin

d_con_sin＜＝a_sin；——用于微處理器讀頻率控制字寄存器

d_con_sin＜＝a_sin1；——用于微處理器讀相位控制字寄存器

dout＜＝count1（31 downto 16）；——加法器輸出

process（g_sin，data_con_sin）——寫(xiě)頻率控制字寄存器

begin

if（g_sin＝“1”）then

a_sin＜＝data_con_sin；

end if；

end process；

process（g_sin1，data_con_sin1）——寫(xiě)相位控制字寄存器

begin

if（g_sin1＝‘1’）then

a_sin1＜＝data_con_sin1；

end if；

end process；

process（clock，reset）——加法器輸出邏輯

begin

if reset＝‘1’then

count＜＝“00000000000000000000000000000000”；——累加器清零

count1＜＝“00000000000000000000000000000000”；——加法器清零

elsif（clock＝‘1’and clock’ event）then

count＜＝count＋a_sin；——累加器輸出

count1＜＝count＋a_sin1；——加法器輸出

end if ；

end process；

end behavioral；

3.1.2 通道控制字寄存器和通道選擇器

通道控制字寄存器和頻率控制字寄存器與相位控制字寄存器的結構完全一樣，都是32位并行輸入/并行輸出寄存器，通過(guò)微處理器接口進(jìn)行讀寫(xiě)。通道控制字寄存器僅用最后一位對通道選擇器進(jìn)行控制。通道選擇器是二選一復用器，當sel控制端為0時(shí)選擇通道1，當sel控制端為1時(shí)選擇通道2，通道選擇器作為sram與fpga的接口，每個(gè)通道不僅包括16條地址線(xiàn)，而且還有3條控制線(xiàn)和32條數據線(xiàn)，在圖1中，為了使nco的結構更加清晰，通道選擇器的控制線(xiàn)和數據線(xiàn)沒(méi)有表示出來(lái)。

3.1.3 sram和鎖存器

sram是64k×32的高性能靜態(tài)ram，由2個(gè)cy7c1021（64k×16）并聯(lián)構成，用作查找表。sram通過(guò)微處理器進(jìn)行配置，直接存放2路、1個(gè)周期、65 536個(gè)16位載波樣本（高16位存放正弦波，低16位存放余弦波）。雖然sram是異步器件，但由于工作速度極高，在簡(jiǎn)單控制邏輯配合下完全可以工作在同步模式下。nco工作時(shí)，控制邏輯（用vhdl語(yǔ)言描述）通過(guò)通道1使sram的控制信號線(xiàn)處于讀有效電平，用相位地址直接驅動(dòng)sram，從sram讀出的數據進(jìn)入32位鎖存器，分2路直接輸出，不需要任何地址和數據轉換邏輯。用于鎖存器的時(shí)鐘和用于累加器、加法器時(shí)鐘在相位上相差180°，這是由sram的開(kāi)關(guān)特性決定的。

3.2 nco的工作過(guò)程

nco工作前必須對sram進(jìn)行初始化，圖2示出nco的工作流程。首先，微處理器向通道控制字寄存器寫(xiě)入1，使通道選擇器選擇微處理器接口。然后，微處理器對sram進(jìn)行配置，向sram中寫(xiě)入載波樣本，接著(zhù)，微處理器向頻率控制字寄存器和相位控制字寄存器寫(xiě)入頻率控制字和相位控制字，確定載波的頻率和初始相位，最后，向通道控制字寄存器寫(xiě)入0，通道選擇器選擇通道1，使nco處于工作狀態(tài)。此時(shí)微處理器可以對頻率控制字寄存器和相位控制字寄存器進(jìn)行動(dòng)態(tài)讀寫(xiě)，實(shí)現對nco的動(dòng)態(tài)實(shí)時(shí)控制，完成nco頻率與初始相位的調整。

3.3 nco性能評估

按照上述結構，筆者設計了一種nco系統。該系統的工作時(shí)鐘為80mhz，用dsp作為微處理器。通過(guò)系統測試，該nco的性能指標達到了設計要求，頻率分辨率δf＝0.0186hz，信噪比（snr）在100db以上，圖3示出nco的典型特性曲線(xiàn)。

4 結構特點(diǎn)

用fpga和sram實(shí)現數控振蕩器有許多特點(diǎn)。

首先，查找表的容量可以進(jìn)一步加大。此設計的結構把相位累加部分和查找表分開(kāi)單獨實(shí)現，由于fpga具有可重復編程性且有豐富的i/o資源，因此只要稍加改動(dòng)fpga內的邏輯設計就可以外掛更大容量的sram。

其次，載波樣本的數據位數可以靈活控制。在查找表容量一定的情況下，可以根據具體應用調整載波樣本的數據寬度。實(shí)現的手段有二：一是在對sram配置時(shí)通過(guò)微處理器以軟件編程的方式直接調整sram的數據寬度；二是在fpga內對sram輸出數據的位數進(jìn)行截位處理，可通過(guò)調整fpga中鎖存器的輸出實(shí)現。

第三，能夠靈活應用到其他領(lǐng)域中，該nco只消耗fpga中的6％的slices資源，大量資源包括片內ram和硬件乘法器都沒(méi)有用到，利用這些資源可以對nco進(jìn)行功能擴展，實(shí)現數字下變頻器（digital down converter——ddc）、數字頻率合成器（direct digital synthesizer——dds）和調制解調器等。

5 結束語(yǔ)

本文介紹了一種新的nco實(shí)現方法，用該方法設計的nco可實(shí)現對載波的頻率、相位和幅度的完全控制，由于用獨立的大容量sram作為查找表，使得nco有較高的精度，同時(shí)該nco有很大的發(fā)揮空間，能夠靈活的運用到其他領(lǐng)域。