應用于鎖相環(huán)的脈寬調整電路的設計

前言

在鎖相環(huán)PLL、DLL和時(shí)鐘數據恢復電路CDR等電路的應用中，人們普遍要求輸出時(shí)鐘信號有50%的占空比，以便在時(shí)鐘上升及下降沿都能夠采樣數據，最大限度地提高數據傳輸的速度。為了達到這一需求，我們經(jīng)常需要在時(shí)鐘的輸出加入脈寬調整電路來(lái)得到一個(gè)占空比盡可能達到50%的時(shí)鐘信號。

近年來(lái)誕生了許多種類(lèi)的脈寬調整電路。這些電路大致可以分為以下三類(lèi)：第一類(lèi)最為簡(jiǎn)單，即采用2分頻器產(chǎn)生占空比為50％的時(shí)鐘，2分頻器并不是專(zhuān)為調整占空比而采用的，但的確達到了這一需求；第二類(lèi)通過(guò)負反饋機制，采用數字或模擬控制，調整信號占空比，這類(lèi)電路最主要考慮的是系統穩定性；最后一種是采用復雜數字算法的占空比調整電路，其實(shí)現相對比較復雜。因此本文主要分析設計前兩種類(lèi)型的脈寬調整電路。

2分頻器作為脈寬調整電路

絕大多數PLL中使用2分頻prescaler電路處理VCO輸出的高頻信號，既實(shí)現了反饋路徑上的預分頻要求，降低了后續反饋分頻電路的工作頻率和功耗；又實(shí)現了對輸出信號脈寬的調整，基本滿(mǎn)足了50％占空比的要求。但其最大的缺點(diǎn)在于減少了壓控振蕩器VCO一半的輸出信號范圍，對于高頻信號的50%占空比需求，這一缺點(diǎn)體現得比較明顯。

通常我們采用靜態(tài)D觸發(fā)器實(shí)現2分頻，為了實(shí)現在高頻工作時(shí)降低功耗，現在越來(lái)越多采用動(dòng)態(tài)邏輯電路實(shí)現2分頻。圖1是一種傳統的九管實(shí)現的動(dòng)態(tài)2分頻器。當時(shí)鐘￠為低電平時(shí)，第一級時(shí)鐘開(kāi)關(guān)導通，采樣輸入信號，這時(shí)第二級輸出的高電平保證了該電路的即時(shí)輸出是前一次采樣保持得到的信號，該信號電荷儲存于輸出節點(diǎn)的寄生電容。由于現代CMOS工藝已經(jīng)進(jìn)入深亞微米階段，晶體管的漏電流現象越發(fā)明顯，因此，該電路正常工作的頻率不能太低。當￠變?yōu)楦唠娖胶?，第一級剛才所采樣的信號正確到達第三級的輸入端，￠的高電平使得這一級成為普通反相器，實(shí)現了觸發(fā)器的功能。由于采用了動(dòng)態(tài)機制，利用寄生電容采樣保持信號，減少了直流通路，降低了功耗，與靜態(tài)邏輯實(shí)現方法相比，所用晶體管數量大大減少。該電路設計中，主要考慮時(shí)鐘MOS開(kāi)關(guān)的導通電阻和開(kāi)關(guān)速度的折中以及信號上升下降時(shí)間的大致匹配。為提高該電路的速度，可以按照圖2所示改進(jìn)，與圖1電路相比，時(shí)鐘MOS開(kāi)關(guān)更靠近電地，因此速度更快。對圖2電路仿真結果表明，該電路最高工作頻率可以達到12GHz。

圖1 傳統的動(dòng)態(tài)觸發(fā)器

圖2 改進(jìn)的動(dòng)態(tài)觸發(fā)器

負反饋脈寬調整電路

同鎖相環(huán)電路利用負反饋機制鎖定相位的原理類(lèi)似，我們同樣可以利用負反饋機制構建簡(jiǎn)單系統來(lái)調整信號占空比。該系統主要有以下幾個(gè)模塊構成：壓控脈寬調整器、脈寬電壓轉換器和電壓比較器等。系統模塊圖如圖3所示。

圖3 負反饋脈寬調整電路模塊

壓控脈寬調整器可由壓控延時(shí)線(xiàn)VCDL和鑒相器PD組成。簡(jiǎn)單的VCDL可以由一串反相器構成，其輸出信號是輸入信號的延時(shí)，延時(shí)大小由控制電壓VC決定；鑒相器PD可由靜態(tài)RS觸發(fā)器構成。兩個(gè)同頻存在延時(shí)的信號輸入鑒相器后，檢測的是兩信號上升沿之差，即產(chǎn)生了脈寬與延時(shí)成線(xiàn)性關(guān)系(延時(shí)小于一個(gè)周期)的同頻輸出，延時(shí)越長(cháng)(在一個(gè)周期范圍內)，則PD輸出信號的占空比越大。因此，要實(shí)現寬范圍信號占空比的調節，重要的是實(shí)現VCDL的寬范圍。

另外一種更為簡(jiǎn)單的壓控脈寬調整器是脈寬伸縮電路，如圖4所示。該電路通過(guò)調整信號不同的上升/下降延時(shí)達到調整占空比的目的。圖中靠近電地的MOS管電流源的電流大小由控制電平VC決定?？刂齐妷狠^大時(shí)，NMOS電流鏡的電流大于PMOS電流源中的電流，信號上升比下降要慢，反之亦然。因此，改變控制電壓的大小，即實(shí)現了信號上升下降延時(shí)的不同，從而實(shí)現了脈寬的調節。

圖4 壓控脈寬調整器

設計該電路時(shí)，傳輸信號反相器中的MOS管采用最小特征尺寸，并保證較大的寬度，使MOS管開(kāi)關(guān)迅速，提高電路的工作頻率；作為電流源使用的MOS管，為減少溝長(cháng)調制效應，晶體管的長(cháng)度應該比較大，這樣對減少噪聲也有幫助。另外要注意的是，當控制電壓處于電源電壓一半時(shí)，調整P、N電流源電流基本一致，這一要求確定了它們的相對寬長(cháng)比，對擴大電路工作范圍有重要的作用。由于電路調整了信號上升/下降的延時(shí)，有可能在高頻應用時(shí)會(huì )對信號的完整性有所傷害，因此必須在該電路的輸出加上緩沖器，根據負載決定緩沖器的驅動(dòng)能力。為了適應后續模塊比較的要求，需要產(chǎn)生相位互補信號。該電路可由兩條反相器鏈組成。由于正相路徑比反相路徑少一級，為保證信號的相位互補，我們對正相路徑的負載增加MOS電容，通過(guò)增大正相路徑延時(shí)來(lái)達到互補的要求。

脈寬調整電路中的另一個(gè)模塊是脈寬電壓轉換器，它的功能是產(chǎn)生與脈寬成線(xiàn)性關(guān)系的電壓信號。本設計中采用兩個(gè)對稱(chēng)的轉換器實(shí)現對壓控脈寬調整器輸出互補信號的脈寬比較。如果輸出時(shí)鐘是50%占空比，其互補信號脈寬基本一致，則兩轉換器的輸出電平也是基本相同的。由于考慮的是電壓相對值，因此脈寬電壓轉換過(guò)程中產(chǎn)生的一些非理想因素，比如充放電流不匹配、電荷共享等，可以忽略。該轉換器的基本原理是由脈寬控制電流源對電容充放電。在脈寬比較極端的情況時(shí)，該電路也能夠正常反映當前信號占空比的正確關(guān)系。

系統中另一個(gè)模塊是電壓比較器，它在整個(gè)負反饋系統中起著(zhù)重要的作用。本設計中采用跨導運算放大器OTA對脈寬電壓轉換器輸出的電壓值進(jìn)行比較，并產(chǎn)生壓控脈寬調整器所需的控制電壓VC，構成整個(gè)系統的負反饋回路。該OTA需要較高的直流增益和較大的帶寬。為了更好地保證整個(gè)環(huán)路的穩定性，放大器采用一級折疊共源共柵結構。圖5為該放大器的電路圖。

圖5 折疊共源共柵跨導運算放大器

當壓控脈寬調整器輸出信號具有約50%占空比時(shí)，轉換器的輸出電壓維持在較小的值(考慮充放電荷大致相同)，因此，采用PMOS管作為放大器的差分輸入符合輸入范圍的要求。為了擴大輸出范圍，放大器采用了寬范圍Cascode電流鏡作為有源負載。

經(jīng)過(guò)仿真可得，該放大器直流增益達65dB，完全滿(mǎn)足系統要求。為了保證反饋環(huán)路穩定以及減少控制電壓上的紋波(ripple),放大器的負載電容應取得較大一些，以降低主極點(diǎn)頻率?？紤]面積方面的因素，該電容可以采用NMOS電容，這種電容的單位面積電容值比其他類(lèi)型的集成電容都要大的多。該電容的缺點(diǎn)是電容值受工藝、電壓等因素變化較大，而且漏電隨柵氧化層厚度減小而增大，但在此處做相位補償和濾波之用，可以忽略這些缺點(diǎn)。

整個(gè)系統中最重要的是系統環(huán)路穩定性的問(wèn)題，該閉環(huán)系統的環(huán)路增益是：Loop gain=1/(1+s/p1)A0/(1+s/p2)只要放大器的負載電容足夠大(大約30pF)，就可以使環(huán)路有足夠的相位裕度保證整個(gè)閉環(huán)系統的穩定。典型的二階系統控制電壓穩定曲線(xiàn)如圖6所示。在脈寬電壓轉換器中，我們可以采用類(lèi)似于電賀泵的電容充放電結構，也可以采用本次設計中采用的簡(jiǎn)單低通濾波器結構?？紤]到這兩種結構所引入的極點(diǎn)p1的位置不同，因此后者更加容易穩定。

圖6 典型的二階系統控制電壓穩定曲線(xiàn)

該系統在SMIC 180nm數字工藝下，采用Cadence公司的Spectre仿真器通過(guò)仿真，工作頻率范圍100MHz～1.5GHz，穩定時(shí)間約在1～3μs，有效輸入占空比為30%～70%，輸出占空比誤差在0.5%之內，基本滿(mǎn)足了寬范圍應用中所需的50%占空比設計要求。

該系統的誤差主要來(lái)自環(huán)路有限的增益以及控制電壓上的紋波抖動(dòng)。另外，保證壓控脈寬調整器足夠的范圍和線(xiàn)性度，都對提高系統的性能有重要的作用。因此在壓控脈寬調整器中采用VCDL結構比直接采用脈寬伸縮電路有優(yōu)勢，但脈寬伸縮結構實(shí)現更為簡(jiǎn)單。