SRAM特點(diǎn)及工作原理

　　SRAM的讀過(guò)程以讀“1”為例，通過(guò)譯碼器選中某列位線(xiàn)對BL,BLB進(jìn)行預充電到電源電壓VDD，預充電結束后，再通過(guò)行譯碼器選中某行，則某一存儲單元被選中，由于其中存放的是“1”，則WL=1、Q=1、QB=0。晶體管N4、N5導通，有電流經(jīng)N4、N5到地，從而使BLB電位下降，BL、BLB間電位產(chǎn)生電壓差，當電壓差達到一定值后打開(kāi)靈敏度放大器，對電壓進(jìn)行放大，再送到輸出電路，讀出數據。

　　結構原理

　　SRAM ( Static RAM)，即靜態(tài)RAM.它也由晶體管組成。接通代表1，斷開(kāi)表示0，并且狀態(tài)會(huì )保持到接收了一個(gè)改變信號為止。這些晶體管不需要刷新，但停機或斷電時(shí)，它們同DRAM一樣，會(huì )丟掉信息。SRAM的速度非?？?，通常能以20ns或更快的速度工作。一個(gè)DRAM存儲單元僅需一個(gè)晶體管和一個(gè)小電容.而每個(gè)SRAM單元需要四到六個(gè)晶體管和其他零件。所以，除了價(jià)格較貴外，SRAM芯片在外形上也較大，與DRAM相比要占用更多的空間。由于外形和電氣上的差別，SRAM和DRAM是不能互換的。

　　SRAM的高速和靜態(tài)特性使它們通常被用來(lái)作為Cache存儲器。計算機的主板上都有Cache插座。

　　SRAM下圖所示的是一個(gè)SRAM的結構框圖。 由上圖看出SRAM一般由五大部分組成，即存儲單元陣列、地址譯碼器(包括行譯碼器和列譯碼器)、靈敏放火器、控制電路和緩沖/驅動(dòng)電路。在圖中，A0-Am-1為地址輸入端，CSB. WEB和OEB為控制端，控制讀寫(xiě)操作，為低電平有效，1100-11ON-1為數據輸入輸出端。存儲陣列中的每個(gè)存儲單元都與其它單元在行和列上共享電學(xué)連接，其中水平方向的連線(xiàn)稱(chēng)為“字線(xiàn)”，而垂直方向的數據流入和流出存儲單元的連線(xiàn)稱(chēng)為“位線(xiàn)”。通過(guò)輸入的地址可選擇特定的字線(xiàn)和位線(xiàn)，字線(xiàn)和位線(xiàn)的交叉處就是被選中的存儲單元，每一個(gè)存儲單元都是按這種方法被唯一選中，然后再對其進(jìn)行讀寫(xiě)操作。有的存儲器設計成多位數據如4位或8位等同時(shí)輸入和輸出，這樣的話(huà)，就會(huì )同時(shí)有4個(gè)或8個(gè)存儲單元按上述方法被選中進(jìn)行讀寫(xiě)操作。

　　在SRAM 中，排成矩陣形式的存儲單元陣列的周?chē)亲g碼器和與外部信號的接口電路。存儲單元陣列通常采用正方形或矩陣的形式，以減少整個(gè)芯片面積并有利于數據的存取。以一個(gè)存儲容量為4K位的SRAM為例，共需12條地址線(xiàn)來(lái)保證每一個(gè)存儲單元都能被選中(212 =-4096)。如果存儲單元陣列被排列成只包含一列的長(cháng)條形，則需要一個(gè)12/4K位的譯碼器，但如果排列成包含64行和64列的正方形，這時(shí)則只需一個(gè)6/64位的行譯碼器和一個(gè)6/64位的列譯碼器，行、列譯碼器可分別排列在存儲單元陣列的兩邊，64行和64列共有4096個(gè)交叉點(diǎn)，每一個(gè)點(diǎn)就對應一個(gè)存儲位。因此，將存儲單元排列成正方形比排列成一列的長(cháng)條形要大大地減少整個(gè)芯片地面積。存儲單元排列成長(cháng)條形除了形狀奇異和面積大以外，還有一個(gè)缺點(diǎn)，那就是排在列的上部的存儲單元與數據輸入/輸出端的連線(xiàn)就會(huì )變得很長(cháng)，特別是對于容量比較大得存儲器來(lái)說(shuō)，情況就更為嚴重，而連線(xiàn)的延遲至少是與它的長(cháng)度成線(xiàn)性關(guān)系，連線(xiàn)越長(cháng)，線(xiàn)上的延遲就越大，所以就會(huì )導致讀寫(xiě)速度的降低和不同存儲單元連線(xiàn)延遲的不一致性，這些都是在設計中需要避免的。