<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 智能計算 > 新品快遞 > AMD宣布推出第二代Versal Premium系列,實(shí)現全新系統加速水平,滿(mǎn)足數據密集型工作負載需求

AMD宣布推出第二代Versal Premium系列,實(shí)現全新系統加速水平,滿(mǎn)足數據密集型工作負載需求

—— 以業(yè)界首款采用CXL 3.1及PCIe Gen6并支持LPDDR5的FPGA器件擴展第二代Versal產(chǎn)品組合,助力快速連接、更高效數據遷移并釋放更多內存
作者: 時(shí)間:2024-11-13 來(lái)源:EEPW 收藏

近日宣布推出第二代 Versal? Premium 系列,這款自適應 SoC 平臺旨在面向各種工作負載提供最高水平系統加速。第二代 系列將成為 FPGA 行業(yè)首款在硬 IP 中采用 Compute Express Link (CXL?)3.11 與 PCIe? Gen6 并支持 LPDDR5 存儲器的器件。

本文引用地址:http://dyxdggzs.com/article/202411/464568.htm

這些下一代接口和存儲器技術(shù)能夠在處理器和加速器之間快速且高效地訪(fǎng)問(wèn)和遷移數據。CXL 3.1 和 LPDDR5X 能助力更快速地釋放更多內存,以滿(mǎn)足數據中心、通信以及測試測量市場(chǎng)中應用日益增長(cháng)的實(shí)時(shí)處理和存儲需求。

1731491775692889.png

高級副總裁兼自適應和嵌入式計算事業(yè)部總經(jīng)理Salil Raje表示:“系統架構師始終尋求在更小的空間內裝入更多數據,并在系統各部分之間更高效地遷移數據。第二代 Versal 產(chǎn)品組合的最新成員可幫助客戶(hù)提升整體系統吞吐量和存儲器資源利用率,以實(shí)現更高性能,并為從云到邊緣的最嚴苛應用提供洞察?!?/p>

加速主機連接

AMD通過(guò)支持CXL來(lái)倡導開(kāi)放式創(chuàng )新,CXL是處理器與器件(例如,基于 FPGA 的加速器)之間的開(kāi)放式行業(yè)標準互連技術(shù)。第二代 器件支持業(yè)界最快的主機接口 CXL 3.1 和 PCIe Gen6,可實(shí)現行業(yè)領(lǐng)先的高帶寬主機 CPU 到加速器連接。與支持 PCIe Gen4 或 Gen5 的 FPGA 相比,PCIe Gen6 能提供了 2 至 4 倍的線(xiàn)速率2,而運行 PCIe Gen6 的 CXL 3.1 在類(lèi)似時(shí)延下則能提供使用 CXL 2.1 器件的雙倍帶寬3,以及增強的架構和一致性功能。

此外,通過(guò)將第二代 系列搭配 AMD EPYC? CPU,系統架構師能夠利用經(jīng) CXL 或 PCIe 連接到高性能 CPU 的最新 AMD FPGA 的器件,以加速應用并滿(mǎn)足快速的數據增長(cháng)需求。CXL 還能提供內存一致性的額外益處,有助于實(shí)現真正的異構加速計算。 

提高存儲器帶寬及利用率

第二代 AMD Versal Premium 系列自適應 SoC 能以至高 8533 Mb/s 的最快速 LPDDR5 存儲器連接加速存儲器帶寬,帶來(lái)更快速的數據傳輸和實(shí)時(shí)響應。與采用 LPDDR4/5 存儲器的同類(lèi)器件相比,這種超快的增強型 DDR 存儲器可將主機連接速度提升至高 2.7 倍4。

與 CXL 存儲器擴展模塊進(jìn)行連接可使總帶寬較之單獨使用 LPDDR5X 存儲器高出至多 2.7 倍5。因此,第二代 Versal Premium 系列允許為多個(gè)加速器實(shí)現可擴展的內存池和擴展,進(jìn)而優(yōu)化存儲器利用率并增加帶寬和容量。

通過(guò)為多個(gè)器件動(dòng)態(tài)分配內存池,第二代 Versal Premium 系列自適應 SoC 旨在提高多頭單邏輯器件( MH-SLD )的存儲器利用率,使其無(wú)需架構或交換機即可運行,同時(shí)支持至多兩個(gè) CXL 主機。

加強數據安全

增強的安全功能有助于第二代 Versal Premium 系列在傳輸和靜態(tài)狀態(tài)下均可快速、安全地傳輸數據。其是業(yè)界首款在硬 IP 中提供集成 PCIe?完整性和數據加密( IDE )支持的 FPGA 器件6。硬核 DDR 內存控制器內置的內聯(lián)加密可助力保護靜態(tài)數據,而 400G 高速加密引擎則能幫助器件以至高 2 倍的線(xiàn)速率保護用戶(hù)數據,從而實(shí)現更快速的安全數據事務(wù)7。

第二代 AMD Versal Premium 系列開(kāi)發(fā)工具預計將于 2025 年第二季度提供,隨后于 2026 年初提供芯片樣片。預計將于 2026 年下半年開(kāi)始量產(chǎn)出貨。



關(guān)鍵詞: AMD Versal Premium 數據密集型

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>