Codasip攜手西門(mén)子共同為定制處理器提供追蹤解決方案

RISC-V定制計算領(lǐng)域的領(lǐng)導者Codasip^?近日宣布：公司現在可為其定制RISC-V處理器內核提供Tessent? Enhanced Trace Encoder增強型追蹤編碼器解決方案，該方案是西門(mén)子EDA的Tessent Embedded Analytics嵌入式分析產(chǎn)品線(xiàn)的成員產(chǎn)品。通過(guò)這一聯(lián)合解決方案，開(kāi)發(fā)人員可以有效地追蹤和調試芯片和軟件之間的問(wèn)題，并能準確了解基于Codasip RISC-V processor?處理器的最復雜定制設計的實(shí)時(shí)行為。

Codasip的RISC-V處理器完全可定制，并可完全適應應用的獨特需求。系統設計人員可以使用Codasip Studio?工具鏈找到最佳軟件和硬件的權衡點(diǎn)，并實(shí)現最優(yōu)功能和PPA（功率、性能、面積）。把針對處理器設計的可定制化處理器IP和工具組合在一起，使實(shí)現定制計算的自動(dòng)化方法成為可能。為了使這種定制化服務(wù)對軟件開(kāi)發(fā)人員可用，Codasip確保所有的工具都支持定制，包括編譯器和調試器?，F在還包括追蹤解決方案。

在SoC中加入追蹤功能可以大大加快曾經(jīng)非常耗時(shí)的軟件調試任務(wù)，從而減少項目啟動(dòng)時(shí)間和軟件開(kāi)發(fā)的成本。Codasip之所以選擇與西門(mén)子EDA合作開(kāi)發(fā)其Trace Encoder編碼器，是因為兩家公司都堅信在整個(gè)產(chǎn)品設計流程中都能有效地實(shí)現產(chǎn)品質(zhì)量。這種對質(zhì)量的關(guān)注使創(chuàng )新成為可能，即使在最復雜的異構和定制設計中，也能幫助客戶(hù)顯著(zhù)提高生產(chǎn)效率。

Tessent Enhanced Trace Encoder增強型追蹤編碼器基于由調試和追蹤工作組（Debug and Trace Working Group）制定的RISC-V標準，該工作組由西門(mén)子的代表領(lǐng)導，西門(mén)子向RISC-V國際社區捐贈了Trace算法。然而，西門(mén)子的解決方案遠遠超出了RISC-V標準，提供了一個(gè)更高效的工具，在最復雜系統的開(kāi)發(fā)中提供顯著(zhù)的生產(chǎn)率效益，并且還支持自定義指令。它對系統進(jìn)行詳細的檢查，以找到錯誤及其根本原因。它是周期精確的，這意味著(zhù)開(kāi)發(fā)人員可以深入了解每一條指令。

Codasip戰略和生態(tài)系統副總裁Mike Eftimakis評論道：“Codasip對自己的處理器IP提出了很高的質(zhì)量標準。為了確保其成果可支持出色的系統，我們需要一個(gè)超越RISC-V標準的追蹤解決方案。Tessent Enhanced Trace Encoder增強型追蹤編碼器專(zhuān)為我們客戶(hù)正在開(kāi)發(fā)的復雜型和定制化系統進(jìn)行了優(yōu)化?！?/p>

“Tessent Embedded Analytics嵌入式分析工具可實(shí)現全系統實(shí)時(shí)調試和部署后的分析，從而幫助SoC提供商專(zhuān)注于產(chǎn)出高質(zhì)量的、創(chuàng )新的產(chǎn)品等關(guān)鍵任務(wù)，并將其快速推向市場(chǎng)，”Siemens EDA Tessent部門(mén)副總裁兼總經(jīng)理Ankur Gupta說(shuō)道?！癈odasip在幫助客戶(hù)滿(mǎn)足這些要求方面享有卓越的聲譽(yù)，我們很高興能夠與其成為合作伙伴關(guān)系?！?/p>

Codasip將直接向客戶(hù)提供Tessent Enhanced Trace Encoder增強型追蹤編碼器解決方案，以簡(jiǎn)化合同的復雜性。