采用NAND和NOR門(mén)的SR觸發(fā)器

在本教程中，我們將討論數字電子學(xué)中的基本電路之一--SR 觸發(fā)器。我們將看到使用 NOR 和 NAND 門(mén)的 SR 觸發(fā)器的基本電路、其工作原理、真值表、時(shí)鐘 SR 觸發(fā)器以及一個(gè)簡(jiǎn)單的實(shí)時(shí)應用。

電路簡(jiǎn)介

我們迄今為止看到的電路，即多路復用器、解復用器、編碼器、解碼器、奇偶校驗發(fā)生器和校驗器等，都被稱(chēng)為組合邏輯電路。在這類(lèi)電路中，輸出只取決于輸入的當前狀態(tài)，而不取決于輸入或輸出的過(guò)去狀態(tài)。

除了少量的傳播延遲外，當輸入發(fā)生變化時(shí)，組合邏輯電路的輸出立即發(fā)生變化。

還有一類(lèi)電路，其輸出不僅取決于當前的輸入，還取決于過(guò)去的輸入/輸出。這類(lèi)電路被稱(chēng)為順序邏輯電路。如何獲取 "過(guò)去的輸入/輸出 "數據？我們必須有某種 "存儲器 "來(lái)存儲數據，以便日后使用。能夠存儲數據并充當 "存儲器 "單元的設備或電路被稱(chēng)為鎖存器或觸發(fā)器。

注："鎖存器 "和 "觸發(fā)器 "是同義詞，但在技術(shù)上略有不同。簡(jiǎn)單地說(shuō)，觸發(fā)器是一種時(shí)鐘控制鎖存器，即只有在有時(shí)鐘信號（高電平或低電平，取決于設計）時(shí)，輸出才會(huì )發(fā)生變化。

什么是觸發(fā)器？

觸發(fā)器是一種基本存儲單元，可以存儲 1 位數字信息。它是一種雙穩態(tài)電子電路，即有兩種穩定狀態(tài)： 高電平或低電平。由于觸發(fā)器是雙穩態(tài)元件，因此在外部事件（稱(chēng)為觸發(fā)器）發(fā)生之前，觸發(fā)器的輸出都會(huì )保持穩定狀態(tài)。

由于觸發(fā)器在輸入后會(huì )長(cháng)期保持輸出狀態(tài)（除非采取任何措施改變輸出狀態(tài)），因此觸發(fā)器可被視為存儲設備，可以存儲一個(gè)二進(jìn)制位。

使用兩個(gè)串聯(lián)的反相器，并將第二個(gè)反相器的輸出反饋到第一個(gè)反相器的輸入，就可以設計出一個(gè)簡(jiǎn)單的觸發(fā)器。以下電路顯示了使用反相器的觸發(fā)器。

假設 Q1 為輸入端，Q3 為輸出端。最初，假設反饋斷開(kāi)，將 Q1 接地，使其為 0（邏輯 0，低電平，位 0）?，F在，如果連接反饋，并斷開(kāi) Q1 輸入與地的連接，Q3 仍將繼續為 0。

同樣，如果不接地，而是用 1（邏輯 1，高電平，位 1）重復同樣的過(guò)程，輸出 Q3 將保持 1。

這是一個(gè)具有兩個(gè)穩定狀態(tài)的簡(jiǎn)單觸發(fā)器，在外部事件（如本例中的輸入變化）發(fā)生之前，它一直處于特定狀態(tài)，因此是一個(gè)存儲器。

這是一個(gè)具有兩個(gè)穩定狀態(tài)的簡(jiǎn)單觸發(fā)器，在出現外部事件（如本例中的輸入變化）之前，它一直處于特定狀態(tài)，因此是一個(gè)存儲器。

SR 觸發(fā)器概述

上述基于反相器的觸發(fā)器只是為了了解其工作原理，并沒(méi)有任何實(shí)際用途，因為它不提供任何輸入。這就是 NOR 和 NAND 門(mén)的作用所在。如下圖所示，上述基于反相器的觸發(fā)器可以使用 NOR 門(mén)來(lái)實(shí)現。

暫時(shí)忽略 "R "和 "S "值，讓我們以更常規的形式重繪上述電路，并將 Q2 重命名為 Q，將 Q3 重命名為 Q。

由此可見(jiàn)，觸發(fā)器有兩個(gè)輸入端：R 和 S： R 和 S，以及兩個(gè)輸出端： 從表示法中可以清楚地看出，輸出端是互補的。讓我們試著(zhù)分析一下輸入及其相應輸出的不同可能性。

這里需要注意的重要一點(diǎn)是，對于 NOR 邏輯門(mén)來(lái)說(shuō)，邏輯 "1 "是主導輸入，如果其中任何一個(gè)輸入為邏輯 "1"（高），則輸出為邏輯 "0"（低），與其他輸入無(wú)關(guān)。有鑒于此，讓我們來(lái)分析一下上述電路。

情況 1：R = 0 和 S = 0

在第一種情況下，兩個(gè) NOR 邏輯門(mén)的輸入均為邏輯 "0"。由于它們都不是主導輸入，因此對輸出沒(méi)有影響。因此，輸出保持之前的狀態(tài)，即輸出沒(méi)有變化。這種情況稱(chēng)為 "保持條件 "或 "無(wú)變化條件"。

情況 2：R = 0 和 S = 1

在這種情況下，"S "輸入為 1，這意味著(zhù) NOR 門(mén) B 的輸出將變?yōu)?0。因此，NOR 柵極 A 的兩個(gè)輸入端都變?yōu)?0，從而使 NOR 柵極 A 的輸出端和 Q 的值都變?yōu)?1（高電平）。由于輸入 S 的 "1 "會(huì )使輸出切換到其中一個(gè)穩定狀態(tài)，并將其設置為 "1"，因此 S 輸入稱(chēng)為 SET 輸入。

情況 3：R = 1，S = 0

在這種情況下，"R "輸入為 1，這意味著(zhù) NOR 門(mén) A 的輸出將變?yōu)?0，即 Q 為 0（低電平）。因此，NOR 柵極 B 的兩個(gè)輸入端都變?yōu)?0，從而使 NOR 柵極 B 的輸出為 1（高）。由于輸入 R 的 "1 "會(huì )使輸出切換到其中一個(gè)穩定狀態(tài)，并將其復位為 "0"，因此 R 輸入稱(chēng)為 RESET 輸入。

情況 4：R = 1 和 S = 1

該輸入條件是禁止的，因為它會(huì )迫使兩個(gè) NOR 門(mén)的輸出都變?yōu)?0，這違反了互補輸出的原則。即使應用了該輸入條件，如果下一個(gè)輸入變成 R = 0 和 S = 0（保持條件），也會(huì )導致 NOR 門(mén)之間出現 "競賽條件"，從而導致輸出出現不穩定或不可預測的狀態(tài)。

因此，輸入條件 R = 1 和 S = 1 根本無(wú)法使用。

因此，根據上述情況和不同的輸入組合，SR 觸發(fā)器的真值表如下表所示。

SR 觸發(fā)器的邏輯符號如下所示：

使用 NAND 柵極的 SR 觸發(fā)器（技術(shù)上稱(chēng)為 RS 觸發(fā)器）

SR 觸發(fā)器也可以通過(guò)兩個(gè) NAND 柵極的交叉耦合來(lái)設計，但保持和禁止狀態(tài)是相反的。它是一種有源低輸入 SR 觸發(fā)器，因此我們稱(chēng)之為 RS 觸發(fā)器。使用 NAND 門(mén)的 SR 觸發(fā)器電路如下圖所示

NAND 門(mén)的一個(gè)重要特點(diǎn)是，它的主導輸入為 0，即如果任何一個(gè)輸入為邏輯 "0"，則輸出為邏輯 "1"，與其他輸入無(wú)關(guān)。只有當所有輸入都為 1 時(shí)，輸出才為 0。有鑒于此，讓我們來(lái)看看基于 NAND 的 RS 觸發(fā)器的工作原理。

情況 1：R = 1 和 S = 1

當 S 和 R 輸入端均為高電平時(shí)，輸出端保持之前的狀態(tài)，即保存之前的數據。

情況 2：R = 1 和 S = 0

當 R 輸入為高電平，S 輸入為低電平時(shí)，觸發(fā)器處于 SET 狀態(tài)。由于 R 為高電平，NAND 柵極 B 的輸出（即 Q）變?yōu)榈碗娖?。這將導致 NAND 門(mén) A 的兩個(gè)輸入端均變?yōu)榈碗娖?，從而?NAND 門(mén) A 的輸出端（即 Q）變?yōu)楦唠娖健?/p>

情況 3：R = 0 和 S = 1

當 R 輸入端為低電平，S 輸入端為高電平時(shí)，觸發(fā)器將處于 RESET 狀態(tài)。由于 S 為高電平，NAND 柵極 A 的輸出（即 Q）變?yōu)榈碗娖?。這將導致 NAND 門(mén) B 的兩個(gè)輸入端均變?yōu)榈碗娖?，從而?NAND 門(mén) A 的輸出端（即 Q）變?yōu)楦唠娖健?/p>

情況 4：R = 0 和 S = 0

當 R 和 S 輸入均為低電平時(shí)，觸發(fā)器將處于未定義狀態(tài)。因為 S 和 R 的低輸入違反了觸發(fā)器輸出應互補的規則。因此，觸發(fā)器處于未定義狀態(tài)（或禁止狀態(tài)）。

下面的真值表總結了上述借助 NAND 柵極設計的 SR 觸發(fā)器的工作原理。

使用 NAND 邏輯門(mén)的 RS 觸發(fā)器可以通過(guò)反相輸入轉換成與普通 SR 觸發(fā)器相同的真值表。如下圖所示，我們可以不使用反相器，而是使用具有公共輸入的 NAND 柵極。

簡(jiǎn)單的 SR 觸發(fā)器存在的問(wèn)題是，它們對控制信號的電平敏感（雖然圖中沒(méi)有顯示），這使得它們成為一個(gè)透明器件。為了避免這一問(wèn)題，我們引入了門(mén)控或時(shí)鐘 SR 觸發(fā)器（無(wú)論何時(shí)使用 SR 觸發(fā)器一詞，通常都是指時(shí)鐘 SR 觸發(fā)器）。時(shí)鐘信號使器件對邊沿敏感（因此沒(méi)有透明度）。

時(shí)鐘式 SR 觸發(fā)器

時(shí)鐘式 SR 觸發(fā)器有兩種類(lèi)型：基于 NAND 和基于 NOR。使用 NAND 門(mén)的時(shí)鐘式 SR 觸發(fā)器電路如下所示

該電路是在基于 NAND 的 SR 觸發(fā)器上添加兩個(gè) NAND 門(mén)而形成的。輸入為高電平有效，因為額外的 NAND 門(mén)會(huì )對輸入進(jìn)行反相。兩個(gè)額外 NAND 門(mén)的輸入均為時(shí)鐘脈沖。

因此，時(shí)鐘脈沖的轉換是該器件運行的關(guān)鍵因素。假設它是一個(gè)正邊沿觸發(fā)器件，該觸發(fā)器的真值表如下所示。

使用 NOR 門(mén)也可以實(shí)現同樣的功能。使用 NOR 門(mén)的時(shí)鐘 SR 觸發(fā)器電路如下所示。

該圖顯示了 RS 觸發(fā)器的結構（因為 R 與輸出 Q 相關(guān)聯(lián)），SET 和 RESET 的功能保持不變，即當 S 為高電平時(shí)，Q 被置 1，當 R 為高電平時(shí)，Q 被復位為 0。

應用

SR 觸發(fā)器是一種非常簡(jiǎn)單的電路，但由于其非法狀態(tài)（S 和 R 均為高電平（S = R = 1）），因此在實(shí)際電路中應用并不廣泛。但是，它們在開(kāi)關(guān)電路中的應用卻很廣泛，因為它們提供了簡(jiǎn)單的開(kāi)關(guān)功能（在設置和復位之間）。

開(kāi)關(guān)去彈跳電路就是這樣一種應用。SR 觸發(fā)器用于消除數字電路中開(kāi)關(guān)的機械反彈。

機械反彈

機械開(kāi)關(guān)在按下或松開(kāi)時(shí)，往往需要一些時(shí)間并振動(dòng)數次才能穩定下來(lái)。開(kāi)關(guān)的這種非理想行為被稱(chēng)為開(kāi)關(guān)反彈或機械反彈。這種機械反彈往往會(huì )在低電壓和高電壓之間波動(dòng)，數字電路可以對其進(jìn)行解釋。

這可能導致脈沖信號的變化，而這一系列不需要的脈沖將導致數字系統工作錯誤。

例如，在信號彈跳期間，輸出電壓的波動(dòng)非常大，因此寄存器會(huì )對多個(gè)輸入而不是單個(gè)輸入進(jìn)行計數。為了消除數字電路的這種行為，我們使用了開(kāi)關(guān)去抖電路，在這種情況下，我們使用了 SR 觸發(fā)器。

SR 觸發(fā)器如何消除機械反彈？

根據當前的輸出狀態(tài)，如果按下設置或復位按鈕，那么輸出將發(fā)生變化，它將計算一個(gè)以上的信號輸入，即電路可能會(huì )接收到一些不需要的脈沖信號，因此由于機器的機械彈跳作用，Q 值的輸出不會(huì )發(fā)生變化。

當按下按鈕時(shí)，觸點(diǎn)將影響觸發(fā)器的輸入，當前狀態(tài)將發(fā)生變化，并且不會(huì )對電路/機器的任何其他機械開(kāi)關(guān)彈跳產(chǎn)生進(jìn)一步影響。如果開(kāi)關(guān)有任何額外的輸入，則不會(huì )有任何變化，SR 觸發(fā)器將在一小段時(shí)間后復位。

因此，只有在 SR 觸發(fā)器執行狀態(tài)變化后，即只有在接收到單時(shí)鐘脈沖信號后，同一開(kāi)關(guān)才會(huì )開(kāi)始使用。

開(kāi)關(guān)去彈跳電路如下所示。

開(kāi)關(guān)的輸入端連接到地（邏輯 0）。每個(gè)輸入端都連接有兩個(gè)上拉電阻。它們確保觸發(fā)器的輸入端 S 和 R 在開(kāi)關(guān)處于觸點(diǎn)之間時(shí)始終為 1。

使用 NOR SR 觸發(fā)器可構建另一種電路。

開(kāi)關(guān)的輸入端連接到邏輯 1。每個(gè)輸入端都連接有兩個(gè)下拉電阻。它們確保當開(kāi)關(guān)位于觸點(diǎn) a 和 b 之間時(shí)，觸發(fā)器輸入端 S 和 R 始終為 0。

常用的消除機械開(kāi)關(guān)彈跳的集成電路有 MAX6816 - 單輸入、MAX6817 - 雙輸入、MAX6818 - 八進(jìn)制輸入開(kāi)關(guān)緩沖器集成電路。這些 IC 包含 SR 觸發(fā)器的必要配置。

結論

這是一個(gè)關(guān)于 SR 鎖存器或 SR 觸發(fā)器這一基本存儲電路的完整入門(mén)教程。您將了解到什么是 SR 觸發(fā)器、它的工作原理、使用 NOR 和 NAND 柵極的實(shí)現方法、時(shí)鐘 SR 觸發(fā)器以及 SR 觸發(fā)器的一個(gè)重要應用。