手機芯片為啥這么燒錢(qián)

隨著(zhù)互聯(lián)網(wǎng)的普及，手機逐漸成為我們的個(gè)人標配。手機的關(guān)鍵在于芯片，芯片的質(zhì)量很大程度上決定了手機的性能，可是手機芯片為什么這么貴呢？

芯片就像手機的大腦，我們將輸入信號作為原材料輸入手機，通過(guò)改變芯片內部的走線(xiàn)、邏輯，就能對輸入信號實(shí)現不同的處理方式。

也正因此，手機芯片是當今集成度超高的元器件，別看它只有一個(gè)指甲蓋的大小，里面可是包含了數十億晶體管呢，蘋(píng)果的 A15 仿生芯片包含了 150 億個(gè)晶體管，每秒可執行 15.8 萬(wàn)億次操作。

因此，無(wú)論是研發(fā)還是制造難度，大家都可想而知。

經(jīng)常會(huì )有新聞講某某公司在芯片方面投了多少億，文檔君覺(jué)得好多好多錢(qián)呀，可是了解下去發(fā)現，這么多錢(qián)竟然只夠公司燒一年？今天我們就從芯片的研發(fā)與生產(chǎn)兩個(gè)方面來(lái)看看，手機芯片是如何產(chǎn)生的？為啥那么貴？

一款芯片從無(wú)到有，要經(jīng)歷兩大階段：研發(fā)環(huán)節和制造環(huán)節。

芯片研發(fā)

芯片的研發(fā)流程大致可分為：

• IP（知識產(chǎn)權）采購

• 前端設計

• 驗證

• DFT（可測試性設計）設計

• 后端設計

• 封裝設計

• 回片測試

其中，前端設計、驗證、DFT 設計、后端設計、封裝設計等過(guò)程需要大量的研發(fā)人員的人力投入和不同團隊的分工合作。

有粉絲知道這里面有哪些團隊嘛，感興趣的可以在評論區留言哦~

芯片制造

比起芯片的研發(fā)，芯片制造的難度更大，技術(shù)壁壘更高。

芯片的生產(chǎn)與制造可以大體分為晶圓制造、晶圓光刻顯影和刻蝕、摻加雜質(zhì)和封裝測試四個(gè)步驟。

晶圓制造

晶圓是制造芯片的物質(zhì)基礎，由石英砂精煉得來(lái)，晶圓是從 99.99% 的純硅圓柱體（也叫“硅錠”）上切下來(lái)的（以半導體制造中最常用的尺寸 12 寸為例，由于芯片的尺寸各不相同，從 12 英寸的晶圓上可分割出來(lái)幾十個(gè)到數千個(gè)芯片），并被打磨得極為光滑，然后再根據結構需求將導體、絕緣體或半導體材料薄膜沉積到晶圓上。當前我國具備一定的晶圓制造能力，基本上可以實(shí)現國產(chǎn)自用。

晶圓光刻顯影和刻蝕

光刻技術(shù)決定了芯片上的晶體管可以做到多小。晶圓被放入光刻機中，暴露在深紫外光（DUV）下。光線(xiàn)通過(guò)掩模版投射到晶圓上，光刻機的光學(xué)系統（DUV 系統的透鏡）將掩模版上設計好的電路圖案縮小并聚焦到晶圓上的光刻膠。

光刻膠，又稱(chēng)光致抗蝕劑，是指通過(guò)紫外光、電子束、離子束、X 射線(xiàn)等的照射或輻射，其溶解度發(fā)生變化的耐蝕劑刻薄膜材料。

當光線(xiàn)照射到光刻膠上時(shí)，會(huì )產(chǎn)生化學(xué)變化，將掩模版上的圖案印制到光刻膠涂層上。

刻蝕是為了去除退化的光刻膠，以顯示出預期的圖案。

在刻蝕過(guò)程中，晶圓被烘烤和顯影，光刻膠被洗掉，顯示出一個(gè)開(kāi)放通道的 3D 圖案。

先進(jìn)的刻蝕技術(shù)使芯片制造商能夠使用雙倍、四倍和基于間隔的圖案來(lái)創(chuàng )造出現代芯片設計的微小尺寸。像 3D NAND 這種高達 175 層的空腔結構的芯片設計，需要保證空腔深度完全正確，刻蝕過(guò)程格外困難。

通過(guò)光刻機對指定位置進(jìn)行刻蝕，這一過(guò)程極為精密和復雜，實(shí)際上世界上只有荷蘭 ASML 公司有能力制造昂貴的光刻機，其 7nm 光刻機售價(jià)高達 1 億美元 。

摻加雜質(zhì)

摻加雜質(zhì)可以增加立體結構復雜程度，越是復雜的集成電路，其立體結構就越復雜，摻加雜質(zhì)的步驟也就越復雜。集成電路的基礎是 PN 結，要想形成 PN 結，就必須在不同的晶圓里摻加不同的雜質(zhì)（本質(zhì)上而言是加入 P、N 型雜質(zhì)，改變其導電性質(zhì)）。

PN 結：采用不同的摻雜工藝，通過(guò)擴散作用，將 P 型半導體與 N 型半導體制作在同一塊半導體（通常是硅或鍺）基片上，在它們的交界面就形成空間電荷區稱(chēng)為 PN 結。PN 結具有單向導電性，是電子技術(shù)中許多器件所利用的特性，例如半導體二極管、雙極性晶體管的物質(zhì)基礎。

封裝測試

在封裝過(guò)程中，為了把芯片從晶圓上取出來(lái)，要用金剛石鋸將其切成單個(gè)芯片。從晶圓上分割出來(lái)的芯片又稱(chēng)為“裸晶”，隨后會(huì )被放置在“基板”上 —— 這種基板使用金屬箔將裸晶的輸入和輸出信號引導到系統的其他部分。然后我們會(huì )為它蓋上具有“均熱片”的蓋子，均熱片是一種小的扁平狀金屬保護容器，里面裝有冷卻液，確保芯片可以在運行中保持冷卻。

經(jīng)過(guò)上述流程，芯片制造商就完成了從版圖到芯片實(shí)體的流程，但芯片能否具體工作，其電氣性能是否達標，還需要完成測試才能確定。因此，芯片制造廠(chǎng)商均需要一批后端測試人員對芯片的性能進(jìn)行測試。

當然，半導體制造涉及到的步驟遠不止這些，芯片還要經(jīng)過(guò)測量檢驗、電鍍、測試等更多環(huán)節，每塊芯片在成為電子設備的一部分之前都要經(jīng)過(guò)數百次這樣的過(guò)程。

研發(fā)成本

了解了芯片的研發(fā)和制造過(guò)程，文檔君帶大家繼續了解一下芯片為啥這么燒錢(qián)呢？

芯片的研發(fā)成本主要包含 IP 采購、前端設計、驗證、DFT 設計、后端設計、封裝設計、回片測試等部分費用。

IP 采購

IP 采購是芯片研發(fā)中不可忽視的一個(gè)環(huán)節。

費用模式通常分為一次性授權、產(chǎn)品單獨授權，或者兩者疊加起來(lái)。

例如，手機處理器芯片、AI 芯片等都需要集成 CPU 模塊，目前國內大部分芯片設計公司都采購 ARM 的 CPU 核。

IP 核，全稱(chēng)知識產(chǎn)權核 (intellectual property core)，是指某一方提供的、形式為邏輯單元、芯片設計的可重用模塊。

回片測試

回片測試包含測試硬件、RA（Reliability Test，可靠性測試）實(shí)驗、ATE（Automatic Test Equipment，集成電路自動(dòng)測試設備）機臺使用以及研發(fā)人力投入等成本。

其他

前端設計、驗證、DFT 設計、后端設計、封裝設計支出主要以研發(fā)人員的人力投入為主，此外還包含 EDA 軟件的使用費、FPGA 和 Zebu 等驗證平臺的硬件費用。

生產(chǎn)成本

芯片生產(chǎn)成本主要包括流片、晶圓、CP（Chip Probe，晶圓）測試、封裝、FT（Final Test，最終測試）、SLT（System Level Test，系統級測試）等，其中大部分集中在流片和晶圓。

流片成本

流片，是指像流水線(xiàn)一樣通過(guò)一系列工藝步驟制造芯片，在集成電路設計領(lǐng)域，“流片”指的是“試生產(chǎn)”。

一次性費用，按照掩膜版層數計算。

在芯片設計完成后，會(huì )生產(chǎn)復雜的圖形文件，一般來(lái)說(shuō)會(huì )有幾十層到上百層。這些圖形文件需要在光罩廠(chǎng)做掩膜版。

工藝節點(diǎn)越高，流片價(jià)格越貴，因為高工藝需要更多的掩膜版。在 16 nm 制程上，需要大約 60 張，而 7nm 可能就需要上百張。

目前最便宜的 ASIC 流片成本也需要幾十萬(wàn)一次，180nm 的流片成本大概是 50 萬(wàn)元，55nm 的成本約 200 萬(wàn)元。但是 16nm 的成本就飆升到了 3000 萬(wàn)-5000 萬(wàn)元，到了 7nm 最低也要過(guò)億。但到了量產(chǎn)階段，尤其是產(chǎn)品的出貨量比較大，一次性流片費用平攤到數十萬(wàn)顆芯片上時(shí)，相對成本就低了很多。

晶圓成本

按照出貨片數每片計算。

晶圓價(jià)格也是按照工藝節點(diǎn)區分的。臺積電 12 寸晶圓 40nm 成本每片大約在 1500～2000 美元，16nm 成本每片大約在 4000～5000 美元之間，7nm 成本每片大約在 9300 美元左右，5nm 代工價(jià)格約為 17000 美元，3nm 價(jià)格預計會(huì )達到 30000 美元左右。

說(shuō)了這么多，終于明白了芯片為啥這么燒錢(qián)啦！

不過(guò)，文檔君認為，這是挑戰，也是一種機遇。2023 年，手機芯片行業(yè)隨著(zhù)智能手機需求的增加，會(huì )有更好的前景。