后摩爾時(shí)代,十大EDA驗證技術(shù)趨勢展望

過(guò)去的40 年里，不斷發(fā)展的工藝和架構設計共同推動(dòng)著(zhù)摩爾定律持續前進(jìn)，即使是今天也還有3 nm、2 nm、1 nm 先進(jìn)工藝在地平線(xiàn)上遙遙可及。但是現實(shí)趨勢來(lái)看，更高工藝、更多核、更大的芯片面積已經(jīng)不能帶來(lái)過(guò)去那種成本、性能、功耗的全面優(yōu)勢，摩爾定律確實(shí)是在進(jìn)入一個(gè)發(fā)展平臺期，也意味著(zhù)我們進(jìn)入了“后摩爾時(shí)代”。

半導體設計產(chǎn)業(yè)開(kāi)始不僅是通過(guò)工藝的提升，而是更多考慮系統、架構、軟硬件協(xié)同等，從系統應用來(lái)導向、從應用來(lái)導向去驅動(dòng)芯片設計，讓用戶(hù)得到更好的體驗。而這些也是EDA 行業(yè)需要給半導體賦能的關(guān)鍵方向。

芯片正變得越來(lái)越大、越來(lái)越復雜，我們需要更多的測試。而且芯片開(kāi)發(fā)這種超級復雜的系統工程，正在逐漸向“系統級驗證測試驅動(dòng)開(kāi)發(fā)”方向發(fā)展，因為系統級驗證測試才能暴露發(fā)現系統級工程每個(gè)環(huán)節引入中的潛在問(wèn)題，并證明整體設計的正確。同時(shí)，正在迅速發(fā)展的新型敏捷設計語(yǔ)言，大多數也更偏向系統和架構層面的設計定義，但這就引入了“如何快速驗證高層次設計定義”這個(gè)需求。這幾方面的需求，都要求更快、更好、更完整、更智能的測試驗證工具和方法學(xué)，即敏捷驗證。目前很多EDA 驗證工具都在向敏捷的方向過(guò)渡，但需要的不是“散兵游勇”，因此工具之間的整體協(xié)同也是敏捷驗證必不可少的特性。

●   基于多核的高性能、分布式系統成為軟件仿真驗證的新發(fā)展方向

軟件邏輯仿真以其高可調試性，在電路調試中始終占有重要地位。但IP 和SoC 電路設計變得越來(lái)越復雜、與片上軟件的結合越來(lái)越緊密，傳統只使用單核或少數CPU核的單進(jìn)程仿真，性能越來(lái)越無(wú)法滿(mǎn)足開(kāi)發(fā)調試要求，對復雜IP經(jīng)常只能運行到幾赫茲或幾十赫茲的超低速度。因此，使用更多的處理器核、更多的進(jìn)程進(jìn)行大規模電路的軟件仿真，是一個(gè)重要的發(fā)展方向。

●   硬件驗證系統向統一系統、雙模模式發(fā)展基于FPGA 或專(zhuān)用硬件的硬件驗證系統，可以大大提高仿真性能，是仿真驗證的重要手段。但是，由于數字邏輯調試、軟件開(kāi)發(fā)、系統軟硬件集成、硬件接口驗證等多種驗證目標的沖突，硬件驗證系統在過(guò)去由不同的團隊和公司，設計成了原型驗證和硬件仿真這兩種獨立的EDA 硬件仿真系統。但它們的本質(zhì)并無(wú)區別，都是由一種可配置的硬件系統去仿真多樣化的目標設計。因此，在一種統一的硬件系統下，根據不同的驗證場(chǎng)景需求進(jìn)行不同的配置，分別實(shí)現原型驗證模式和硬件仿真模式，用雙模系統替換原來(lái)的雙系統，從而實(shí)現節約硬件、編譯、部署成本的目標，已經(jīng)是一種從金錢(qián)、時(shí)間、人力投入多個(gè)方面提高EDA 效率的發(fā)展方向。

●   基于全新架構的EDA 2.0 工具與云計算深度結合互聯(lián)網(wǎng)云平臺提供了近乎無(wú)限的計算彈性、存儲彈性和訪(fǎng)問(wèn)便捷性，因此EDA 2.0 應該與云平臺和云上多樣化的硬件結合，充分利用成熟的云端軟硬件生態(tài)。云平臺帶來(lái)的彈性資源可以支持EDA 2.0 的智能計算和自動(dòng)化，用無(wú)限制的算力去優(yōu)化EDA 計算瓶頸，使芯片設計流程更加智能，并加速芯片設計流程。同時(shí)彈性的云端算力也能優(yōu)化用戶(hù)的設計成本?；谠破脚_的EDA 2.0，其付費模式、使用模式、使用地點(diǎn)、使用設備都會(huì )更加靈活，讓EDA 廠(chǎng)商和芯片設計團隊都不再把精力放在“用哪些軟硬件資源來(lái)設計芯片”上，而更加關(guān)注“如何快速高質(zhì)量地設計芯片”。

基于今天的技術(shù)起點(diǎn)，我們可以對EDA 軟硬件框架和算法做創(chuàng )新、融合和重構，拋棄過(guò)去的一些包袱，采用更新的技術(shù)架構。過(guò)去的單機或本地多機同步的軟件結構要逐漸被改造為面向云平臺結構的云原生軟件架構，深度利用云端彈性性能，并且給用戶(hù)提供更優(yōu)化的使用模式。

●   多樣化的異構EDA 計算加速芯片開(kāi)發(fā)

EDA 的本質(zhì)是計算，包括各種流程驅動(dòng)的圖結構計算、基于布爾計算的求解計算、數據庫驅動(dòng)的設計數據調試、大數據驅動(dòng)的NP 問(wèn)題求解空間折疊等等。近年來(lái)由機器學(xué)習和大數據處理驅動(dòng)的新型異構計算平臺層出不窮，包括各種GPU、NPU、基于新型處理器架構的多核、眾核CPU、DPU 等等，甚至是基于模擬量的存儲計算、光計算，這些都有可能在1 個(gè)或多個(gè)方面輔助EDA 計算的加速，這也是眾多DSA 架構團隊非常有興趣的應用領(lǐng)域。

● 形式化驗證更廣泛應用，逐漸成為驗證核簽（Sign-off）的必備工具

仿真方法學(xué)的應用雖然普遍，但也有其驗證不完整、耗費大量時(shí)間的固有缺陷。而形式化驗證經(jīng)過(guò)過(guò)去幾十年的發(fā)展，已經(jīng)越來(lái)越成熟，同時(shí)進(jìn)一步使用高效的算法求解器，透過(guò)智能調度引擎縮小求解空間，并配合新型分布式云計算進(jìn)行快速的迭代。形式化驗證不僅提供了一個(gè)比較完備的功能驗證手段，也為開(kāi)發(fā)流程中各個(gè)環(huán)節之間，例如HLS 往下到RTL、RTL 到Gate，提供了一個(gè)非常有力的快速的等效性驗證方法。

●   智能化系統級調試方案進(jìn)一步實(shí)現驗證調試自動(dòng)化

除了更多更好的仿真和形式化技術(shù)作為驗證手段，不能忘記調試才是驗證的核心目的之一。多種EDA 驗證工具的功耗、功能、日志、覆蓋率等輸出，最終都要匯總到調試工具中，從整體到細節層層深入地分析。這個(gè)分析的流程，除了需要優(yōu)秀的工程師，還需要調試工具能更智能、更系統的自動(dòng)從數據中提煉分析數據，幫助工程師定位和解決問(wèn)題。新一代EDA 2.0 的自動(dòng)和智能，必然需要智能的系統級調試方案的配合。

●   從系統級驗證場(chǎng)景定義到自動(dòng)驗證系統的智能工具和方法學(xué)

IP 復用在現代SoC 和Chiplet system 中已經(jīng)是普遍現象，因此對IP 的驗證需求實(shí)際上逐漸下降。而隨之上升的是要驗證由眾多IP 或Chiplet 構成的系統，在目標驗證場(chǎng)景中的功能、功耗、性能是否能達到要求。因此我們需要的是從系統場(chǎng)景需求定義到芯片設計至系統集成之后整個(gè)流程中，端到端的系統級場(chǎng)景驗證方法。目前基于A(yíng)ccellera Systems Initiative 標準化組織定義的PSS可移植激勵標準，已經(jīng)初步推動(dòng)EDA 向這個(gè)領(lǐng)域發(fā)展。國內和國外EDA 公司，也推出了基于PSS 標準的場(chǎng)景級驗證工具，但其進(jìn)一步形成產(chǎn)業(yè)生態(tài)，必然需要未來(lái)幾年的努力。

● 系統級驗證得到更多廠(chǎng)商和工具的支持

過(guò)去20 年，EDA 行業(yè)一直在談?wù)撓到y級設計，但是真正面向系統級設計的EDA 工具卻并不多。這本質(zhì)是因為通用芯片為主流的時(shí)代，芯片設計者的核心目標是PPA：即功耗、性能和面積這些圍繞著(zhù)“芯片設計”而展開(kāi)的目標。在這些核心目標的驅動(dòng)下，系統級設計很難展開(kāi)。但是，隨著(zhù)全球高端制造工藝逐漸進(jìn)入瓶頸、中端制造工藝產(chǎn)能迅速發(fā)展、系統級電子產(chǎn)品越來(lái)越集成化、3D 制造和封裝逐漸普及這幾個(gè)趨勢，很多芯片可以接受犧牲一部分PPA 目標，以達到更低設計成本和更快系統創(chuàng )新周期。因此，“系統級EDA”會(huì )越來(lái)越多地得到更多廠(chǎng)商和工具的支持，圍繞系統級EDA的創(chuàng )新也會(huì )越來(lái)越多。

●   芯片和系統產(chǎn)業(yè)鏈歡迎新生代EDA 公司和創(chuàng )新工具的出現

EDA 產(chǎn)業(yè)從20 世紀70 年代初誕生至今40 多年，已經(jīng)形成了幾巨頭壟斷體系，由EDA 巨頭和芯片公司聯(lián)合定義的芯片設計驗證方法學(xué)、工具鏈也基本固定。但近年來(lái)，隨著(zhù)芯片成為系統產(chǎn)業(yè)的核心關(guān)鍵，越來(lái)越多的目光投向了EDA。我們可以看到谷歌致力于A(yíng)I 打造的后端布局工具并倡導開(kāi)源芯片項目；各種開(kāi)源IP、開(kāi)源芯片、圍繞Chisel、SpinalHDL 等多種EDA 語(yǔ)言的創(chuàng )新工具層出不窮；中國國產(chǎn)EDA 公司紛紛嶄露頭角…。我們可以預計，在系統產(chǎn)業(yè)的強大需求推動(dòng)下，新生代EDA 公司和創(chuàng )新工具必將越來(lái)越多，將EDA 打造為更智能更高效率的產(chǎn)業(yè)鏈平臺。

（本文來(lái)源于《電子產(chǎn)品世界》雜志2023年1月期）