燦芯半導體推出xSPI/Hyperbus/Xcella控制器和PHY整體解決方案

一站式定制芯片及IP供應商——燦芯半導體日前宣布推出xSPI/Hyperbus^TM/Xcella^TM存儲器（閃存、PSRAM、MRAM 等）的控制器和PHY解決方案，適用于客制化SoC。該解決方案采用了兆易創(chuàng )新、愛(ài)普科技、賽普拉斯（英飛凌）、美光、旺宏電子等memory廠(chǎng)商的存儲器進(jìn)行驗證，可以支持客戶(hù)在不同領(lǐng)域更快地開(kāi)發(fā)性能更優(yōu)異的產(chǎn)品。

由JEDEC在2018年7月批準的eXpanded串行外設接口（xSPI）JESD251標準，定義了一種用于存儲器的高數據吞吐量串行接口。它提供高數據吞吐量、低引腳數，主要應用于計算、汽車(chē)、物聯(lián)網(wǎng)（IOT）、嵌入式系統和移動(dòng)系統的主機處理和外圍設備之間。xSPI電氣接口可提供高達400MT/s 的原始數據吞吐量，主要用于非易失性存儲設備，例如NOR閃存，NAND閃存，大量?jì)却婀桃矊⑵溆糜赑SRAM（偽SRAM）或MRAM（磁性RAM）。它可以基于每比特的更高數據速率或更寬的數據位寬擴展，來(lái)提高整體數據吞吐率，達到800MT/s。

燦芯半導體現在可以為高級存儲器以及傳統Octal SPI、QSPI和SPI器件提供xSPI控制器和 PHY的整體解決方案。我們采用自動(dòng)流量控制技術(shù)來(lái)實(shí)現整個(gè)數據通路，最大限度地降低了FIFO/SRAM的使用，縮小了面積。此外，我們還采用了另一種創(chuàng )新架構的反饋采樣技術(shù)，以提高沒(méi)有DS的數據速率，在沒(méi)有DS的8D模式下實(shí)現最大400MT/s。

此解決方案具有以下特點(diǎn)：

?   支持使用SPI協(xié)議的Flash、PSRAM和MRAM

?   支持單/雙/四/八SDR/DTR (DDR) SPI

?   支持xSPI/Hyperbus^TM/Xcella^TM規范

?   支持xSPI profile1和profile2 (Hyperbus^TM)

?   支持XIP (eXecute-In-Place) 快速啟動(dòng)

?   支持AXI突發(fā)型INCR/WRAP和固定（單拍）

?   支持AXI數據寬度 32/64/128…位

?   支持AXI字節選通寬度 4/8/16...位

?   支持AXI最大突發(fā)長(cháng)度256

?   支持AXI 超前(outstanding)命令，可配置的超前(outstanding)能力

?   最多支持4個(gè)片選

?   支持3字節或4字節地址

?   支持單端或差分時(shí)鐘

?   支持帶/不帶DS，不帶DS也能達到最高速率400MT/s

?   三個(gè)時(shí)鐘域：APB、AXI、xSPI 時(shí)鐘

?   xSPI時(shí)鐘最大頻率200Mhz

?   全數字PHY、1x時(shí)鐘、小面積、無(wú)需過(guò)采樣

?   最大數據速率400MT/s (DDR, DTR) 或200MT/s (SDR)

?   支持通過(guò)APB寄存器接口的任意命令（讀取SFDP、擦除等）

?   可編程讀/寫(xiě)命令代碼

?   支持2x空周期（2倍延長(cháng)的空周期）

注：Hyperbus^TM是賽普拉斯（英飛凌）的商標，Xcella^TM是美光的商標。

“工業(yè)物聯(lián)網(wǎng)、汽車(chē)和邊緣AI應用對高吞吐量和低引腳數的需求不斷增加，xSPI存儲器的出現可以滿(mǎn)足這種要求，” 燦芯半導體工程副總裁劉亞?wèn)|表示，“燦芯半導體將DDR技術(shù)擴展到xSPI，采用自動(dòng)流量控制和反饋采樣技術(shù)等創(chuàng )新技術(shù)來(lái)達到小面積和高速率，可以在客制化SoC中提供xSPI內存控制器的整體解決方案?！?/p>