燦芯半導體文章進(jìn)入燦芯半導體技術(shù)社區

燦芯半導體發(fā)布通用高性能小數分頻鎖相環(huán)IP及相關(guān)解決方案

一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司近日宣布成功研發(fā)出一款通用高性能小數分頻鎖相環(huán)（fractional-N PLL） IP，支持24bits高精度小數分頻，最高輸出頻率4.5Ghz，另外還支持擴頻時(shí)鐘（SSC）功能，可以為客戶(hù)提供多功能的小數分頻 PLL解決方案。PLL電路一般用于產(chǎn)生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數關(guān)系。小數分頻PLL通過(guò)頻率乘法比例的小數值，實(shí)現更精確的輸出頻率控制，從而提供更高精度和準確度的輸出頻率。SSC發(fā)生器是在一定頻率范圍內調制時(shí)鐘信號
關(guān)鍵字：燦芯半導體小數分頻鎖相環(huán) IP

燦芯半導體推出xSPI/Hyperbus/Xcella控制器和PHY整體解決方案

一站式定制芯片及IP供應商——燦芯半導體日前宣布推出xSPI/HyperbusTM/XcellaTM存儲器（閃存、PSRAM、MRAM 等）的控制器和PHY解決方案，適用于客制化SoC。該解決方案采用了兆易創(chuàng )新、愛(ài)普科技、賽普拉斯（英飛凌）、美光、旺宏電子等memory廠(chǎng)商的存儲器進(jìn)行驗證，可以支持客戶(hù)在不同領(lǐng)域更快地開(kāi)發(fā)性能更優(yōu)異的產(chǎn)品。由JEDEC在2018年7月批準的eXpanded串行外設接口（xSPI）JESD251標準，定義了一種用于存儲器的高數據吞吐量串行接口。它提供高數據吞吐量
關(guān)鍵字：燦芯半導體 xSPI Hyperbus Xcella

采用燦芯半導體SoC平臺解決方案的智能電表芯片開(kāi)始量產(chǎn)

中國上海，2019年10月16日，全球領(lǐng)先的定制化芯片（ASIC）設計解決方案提供商燦芯半導體（“燦芯”）對外宣布，采用燦芯SoC平臺解決方案以及中芯國際40nm及0.13um工藝研發(fā)、可實(shí)現RF和PLC通信的兩顆芯片進(jìn)入量產(chǎn)階段。此芯片設計將RF和PLC通信集合于同一芯片組上，整合了多個(gè)傳輸接口IP，支持工業(yè)級的有線(xiàn)或無(wú)線(xiàn)連接，如PLC, IEEE 802.15.4g和 WiFi，為智能水表、電表和氣表提供智能互連方案；利用自適應通信功能，網(wǎng)絡(luò )基礎設施的部署將更加便捷、快速以及成本更低?！爸悄茈姳硇酒?/li>
關(guān)鍵字：燦芯半導體 SoC平臺解決方案智能電表芯片

中芯國際與燦芯首創(chuàng )SMIC-ASIC網(wǎng)絡(luò )互動(dòng)平臺

　　國際領(lǐng)先的IC設計公司及一站式服務(wù)供應商 -- 燦芯半導體(上海)有限公司(以下簡(jiǎn)稱(chēng)“燦芯半導體”)與中國內地規模最大、技術(shù)最先進(jìn)的集成電路晶圓代工企業(yè) -- 中芯國際集成電路制造有限公司(“中芯國際”，紐交所代號：SMI，港交所代號：981)，于2014年6月5日宣布聯(lián)合推出SMIC-ASIC網(wǎng)絡(luò )服務(wù)平臺。該平臺是由燦芯半導體創(chuàng )建，并由中芯國際和燦芯半導體共同打造的專(zhuān)業(yè)的半導體產(chǎn)業(yè)網(wǎng)絡(luò )交流平臺，為客戶(hù)解答基礎ASIC問(wèn)題以及提供專(zhuān)業(yè)工程技術(shù)和商務(wù)咨詢(xún)，并為整個(gè)ASIC項目開(kāi)發(fā)提供參考，實(shí)現創(chuàng )新的業(yè)務(wù)
關(guān)鍵字：燦芯半導體 IC SMIC-ASIC

中芯國際、燦芯半導體和CEVA合作力推DSP硬核及平臺

　　國際領(lǐng)先的IC設計公司及一站式服務(wù)供應商?--?燦芯半導體(上海)有限公司(以下簡(jiǎn)稱(chēng)“燦芯半導體”)與中國內地規模最大、技術(shù)最先進(jìn)的集成電路晶圓代工企業(yè)——中芯國際集成電路制造有限公司以及CEVA公司——領(lǐng)先的IP平臺解決方案和數位信號處理器(DSP)?核心授權商，今日聯(lián)合宣布：三方將共同開(kāi)發(fā)CEVA?DSP硬核，為客戶(hù)降低研發(fā)風(fēng)險、縮短SoC項目的設計周期。根據協(xié)議，燦芯半導體取得一系列基于中芯國際工藝的CEVA?DSP核心技術(shù)的獨家授權，開(kāi)發(fā)針對特
關(guān)鍵字：中芯國際燦芯半導體 CEVA DSP

燦芯半導體爭當設計服務(wù)業(yè)的排頭兵

　　10月10日“中國集成電路設計業(yè)2013年會(huì )暨合肥集成電路創(chuàng )新發(fā)展高峰論壇”在合肥盛大開(kāi)幕,云集了眾多業(yè)界知名的晶圓代工廠(chǎng)、EDA、IP及IC設計產(chǎn)商，燦芯半導體仍然與投資方中芯國際聯(lián)袂參展，展示了其先進(jìn)技術(shù)的最新進(jìn)展和成功案例。　　自從2010年中國大陸第一大芯片代工廠(chǎng)中芯國際投資燦芯半導體后，燦芯半導體所有工藝產(chǎn)品都是與其合作的。中芯國際擁有世界先進(jìn)的制造工藝、穩定的生產(chǎn)線(xiàn)、充足的產(chǎn)能和高品質(zhì)的良率，再加上燦芯半導體的高端設計能力和定制化的IP，客戶(hù)在中國就可以享受到一
關(guān)鍵字：燦芯半導體 28納米

燦芯半導體40納米項目累計達兩位數

　　燦芯半導體宣布與客戶(hù)合作開(kāi)發(fā)的40納米芯片設計項目數量累計達到十個(gè)，這些項目均基于中芯國際的40納米制造工藝。　　燦芯半導體開(kāi)發(fā)的先進(jìn)技術(shù)芯片廣泛應用于高成長(cháng)的移動(dòng)設備領(lǐng)域，如智能手機。燦芯半導體的40納米項目大多采用了先進(jìn)的ARMCortex?系列內核，包括A5、A7、A9,以確保芯片高性能和低功耗的要求。　　燦芯半導體致力于先進(jìn)技術(shù)的芯片設計開(kāi)發(fā)，截止到2012年第三季度，線(xiàn)寬小于65納米的項目累計數量已占到總數的一半。燦芯半導體還積極投入研發(fā)28納米的芯片設計技術(shù)，以滿(mǎn)足客戶(hù)將來(lái)的需求。
關(guān)鍵字：燦芯半導體 40納米

燦芯半導體40納米項目累計達兩位數

　　上海，2013年1月9日-- 國際領(lǐng)先的ASIC設計公司及一站式服務(wù)供應商，燦芯半導體(上海)有限公司(以下簡(jiǎn)稱(chēng)“燦芯半導體”)今日宣布與客戶(hù)合作開(kāi)發(fā)的40納米芯片設計項目數量累計達到十個(gè)，這些項目均基于中芯國際(紐約證交所代碼：SMI，香港聯(lián)交所代碼：981)的40納米制造工藝。　　燦芯半導體開(kāi)發(fā)的先進(jìn)技術(shù)芯片廣泛應用于高成長(cháng)的移動(dòng)設備領(lǐng)域，如智能手機。燦芯半導體的40納米項目大多采用了先進(jìn)的ARM® Cortex™系列內核，包括A5、A7
關(guān)鍵字：燦芯半導體 40納米

燦芯半導體與Cadence合作推出DDR內存解決方案

　　國際領(lǐng)先的IC設計公司及一站式服務(wù)供應商 -- 燦芯半導體(上海)有限公司(以下簡(jiǎn)稱(chēng)"燦芯半導體")，日前宣布與全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司共同合作，將Cadence DDR Soft DLL PHY IP應用于中芯國際集成電路制造有限公司(SMIC)生產(chǎn)工藝的設計體系。燦芯半導體和Cadence將集成DDR PHY 與I/O并應用于中芯國際130納米、65納米、55納米和40納米工藝技術(shù)。燦芯半導體將流片系列測試芯片平臺，包含存儲器子系統IP，以此證明這種超
關(guān)鍵字：燦芯半導體 DDR內存

燦芯半導體推出新一代SoC集成平臺

　　燦芯半導體日前宣布，開(kāi)始面向客戶(hù)提供能滿(mǎn)足快速和可靠的RTL交付的新一代SoC集成平臺“Briliante”。根據客戶(hù)定制的目標，結合架構的復雜度，燦芯半導體能在1~3天內完成RTL設計以供綜合，包括自動(dòng)生成測試案例以供驗證。此外，這個(gè)通用的平臺可以杜絕手工連接所帶來(lái)的風(fēng)險，能通過(guò)簡(jiǎn)單的、參數化的配置實(shí)施編程。　　“Briliante”平臺不僅能通過(guò)AMBA AHB和APB的ARM標準總線(xiàn)來(lái)把基于A(yíng)RM CortexTM-M0, Cortex-M3
關(guān)鍵字：燦芯半導體 SoC

燦芯半導體成立美國和臺灣分公司

　　燦芯半導體(上海)有限公司今日宣布，燦芯半導體的臺灣分公司和美國分公司已正式成立。　　為了拓展燦芯半導體在臺灣和海外的業(yè)務(wù)，方便與海外客戶(hù)開(kāi)展業(yè)務(wù)，燦芯半導體早在2011年初就開(kāi)始籌劃在臺灣和海外建立分公司。臺灣分公司已于2011年9月成立，位于臺灣新竹，包括銷(xiāo)售、設計與研發(fā)等部門(mén)，燦芯半導體資深總監楊展悌兼任臺灣分公司總經(jīng)理。美國分公司于2012年1月成立，主要面向海外客戶(hù)開(kāi)展業(yè)務(wù)。除此之外，燦芯半導體還在歐洲、北美和日本設有銷(xiāo)售代理處。　　燦芯半導體總裁兼CEO職春星博士表示：&ldquo
關(guān)鍵字：燦芯半導體芯片設計

40納米低漏電ARM Cortex-A9雙核測試芯片成功流片

國際領(lǐng)先的IC設計公司及一站式服務(wù)供應商—燦芯半導體(上海)有限公司(以下簡(jiǎn)稱(chēng)“燦芯半導體”)與中芯國際集成電路制造有限公司(“中芯國際”)及ARM今日聯(lián)合宣布，采用中芯國際40納米低漏電工藝的ARM Cortex-A9 MPCore雙核測試芯片首次成功流片。
關(guān)鍵字：燦芯半導體 ARM Cortex-A9 MPCore

燦芯半導體入選中國集成電路設計分會(huì )理事

　　近日，中國半導體行業(yè)協(xié)會(huì )集成電路設計分會(huì )會(huì )員大會(huì )與“2011 ICCAD”同期召開(kāi)，在此次會(huì )議上，燦芯半導體(上海)有限公司(以下簡(jiǎn)稱(chēng)“燦芯半導體”)入選為中國半導體行業(yè)協(xié)會(huì )集成電路設計分會(huì )理事。　　燦芯半導體總裁兼CEO職春星博士說(shuō)：“燦芯半導體自成立以來(lái)，一直在不斷地成長(cháng)壯大，從0.18um芯片設計服務(wù)開(kāi)始，目前已經(jīng)成功tape out 了40nm芯片。我們很高興入選為集成電路設計分會(huì )的理事，感謝各位代表及協(xié)會(huì )對我們的肯定!同時(shí)，我們
關(guān)鍵字：燦芯半導體 40nm芯片

燦芯半導體第一顆40nm芯片驗證成功

　　燦芯半導體(上海)有限公司與中芯國際集成電路制造有限公司(簡(jiǎn)稱(chēng)“中芯國際”，紐約證交所股票代碼：SMI，香港聯(lián)合交易所股票代碼：HK0981)共同宣布燦芯半導體第一顆 40nm 芯片在中芯國際一次性流片驗證成功。　
關(guān)鍵字：燦芯半導體中芯國際 40nm

燦芯半導體第一顆40nm芯片驗證成功

燦芯半導體（上海）有限公司與中芯國際集成電路制造有限公司(簡(jiǎn)稱(chēng)“中芯國際”，紐約證交所股票代碼：SMI，香港聯(lián)合交易所股票代碼：HK0981)今天共同宣布燦芯半導體第一顆 40nm 芯片在中芯國際一次性流片驗證成功。
關(guān)鍵字：燦芯半導體 40nm 芯片

共16條 1/2 1 2 »

燦芯半導體介紹

您好，目前還沒(méi)有人創(chuàng )建詞條燦芯半導體!
歡迎您創(chuàng )建該詞條，闡述對燦芯半導體的理解，并與今后在此搜索燦芯半導體的朋友們分享。創(chuàng )建詞條

燦芯半導體 文章 進(jìn)入燦芯半導體技術(shù)社區

燦芯半導體介紹

熱門(mén)主題

燦芯半導體文章進(jìn)入燦芯半導體技術(shù)社區