降低時(shí)間成本提升良率 泰瑞達為半導體測試提速

芯片測試貫穿于半導體研發(fā)到量產(chǎn)的全部過(guò)程，是半導體制造無(wú)法繞開(kāi)的一環(huán)。雖然近些年半導體工藝的演進(jìn)速度放緩，但因為制造工藝的精細和芯片內部結構的復雜，使得測試和驗證的復雜程度大幅提升。

新工藝，新挑戰

隨著(zhù)制作工藝越來(lái)越先進(jìn)，芯片上的晶體管集成度也越來(lái)越高。為數量暴增的晶體管進(jìn)行測試勢必會(huì )造成芯片測試時(shí)間的增加。另外，模擬和射頻芯片測試過(guò)程中模擬測試占比重較大，且在測試之前需在內部進(jìn)行trim調整，這樣會(huì )帶來(lái)額外的測試時(shí)間，測試時(shí)間的增加，就意味著(zhù)更高的測試成本。Wafer yield也是先進(jìn)工藝帶來(lái)的一個(gè)挑戰， wafer的初次yield不斷下降。越來(lái)越復雜的芯片也讓每顆芯片的Die size不斷增加，進(jìn)而增加芯片的失效概率。

泰瑞達的應對之道

作為ATE領(lǐng)域的領(lǐng)軍企業(yè)之一，泰瑞達（TERADYNE）擁有雄厚的技術(shù)積累和完整的半導體測試解決方案。過(guò)去多年中，泰瑞達已經(jīng)推出了多款測試設備，包括測試低成本解決方案J750和用來(lái)應對更高級別測試需求的UltraFLEX系列。

泰瑞達銷(xiāo)售副總經(jīng)理黃飛鴻介紹表示：“日新月異的終端市場(chǎng)在拉動(dòng)芯片需求大幅增長(cháng)的同時(shí)，也對測試平臺有了更嚴格的要求?！?/span> 為了應對 “量產(chǎn)數據激增”、 “量產(chǎn)測試時(shí)間大幅延長(cháng)“等諸多新型挑戰。泰瑞達旗下產(chǎn)品UltraFLEXplus高性能SoC測試平臺應運而生，并利用 UltraFLEX 過(guò)去 15 年累積開(kāi)發(fā)的測試 IP，使產(chǎn)能和工程效率的得到了跨越式的改善。

泰瑞達的測試解決方案及適用范圍示意

多維度升級,滿(mǎn)足新興測試需求

UltraFLEXplus平臺對芯片測試接口板設計進(jìn)行了完全革命性的改進(jìn)，采用Broadside技術(shù)可使接口板的應用區域擴大，同時(shí)降低接口板PCB層數。通過(guò)簡(jiǎn)化原本復雜的 DIB布局，實(shí)現更快的上市時(shí)間、和更高的PCB良率。

UltraFLEXplus系列還增加了工位數，并通過(guò)提高并行測試效率來(lái)減少多工位測試時(shí)間開(kāi)銷(xiāo)，從而滿(mǎn)足測試需求。減少測試單元的數量可以最大程度降低總制造成本。除此之外UltraFLEXplus 引入了創(chuàng )新性的PACE運行架構，實(shí)現板卡控制下放，提升處理效率，以最小的工程量創(chuàng )造出最高的測試單元產(chǎn)能。可助力工程師更快、更好地完成更繁重的測試任務(wù)。

黃飛鴻表示：“值得一提的是，J750、UltraFLEX以及UltraFLEXplus三款產(chǎn)品均使用統一的測試軟件平臺IG-XL，這就意味著(zhù)工程師開(kāi)發(fā)的程序可以輕易在上述設備間實(shí)現無(wú)縫遷移，這無(wú)疑將簡(jiǎn)化開(kāi)發(fā)難度、縮短開(kāi)發(fā)時(shí)間，測試工程師能夠以更少的工作量將更高質(zhì)量的新測試程序發(fā)布到量產(chǎn)環(huán)境中。”

IG-XL 軟件、獨有的 PACE 架構和 Broadside 應用接口的完美結合，使得新一代測試平臺UltraFLEXplus無(wú)論是測試效率，測量精準度，各方面指標都有極大的提升。

目前，UltraFLEX測試平臺全球裝機量已經(jīng)達到5000套，而IG-XL軟件平臺裝機也超過(guò)了12000套。泰瑞達具備豐富的市場(chǎng)驗證經(jīng)驗，在UltraFLEXplus新平臺發(fā)布一年半以來(lái)，全球裝機量已接近600套，并以其優(yōu)異的表現得到了市場(chǎng)的青睞與客戶(hù)的認可。