ultraflex 文章 進(jìn)入ultraflex技術(shù)社區

降低時(shí)間成本提升良率 泰瑞達為半導體測試提速

• 芯片測試貫穿于半導體研發(fā)到量產(chǎn)的全部過(guò)程，是半導體制造無(wú)法繞開(kāi)的一環(huán)。雖然近些年半導體工藝的演進(jìn)速度放緩，但因為制造工藝的精細和芯片內部結構的復雜，使得測試和驗證的復雜程度大幅提升。 新工藝，新挑戰 隨著(zhù)制作工藝越來(lái)越先進(jìn)，芯片上的晶體管集成度也越來(lái)越高。為數量暴增的晶體管進(jìn)行測試勢必會(huì )造成芯片測試時(shí)間的增加。另外，模擬和射頻芯片測試過(guò)程中模擬測試占比重較大，且在測試之前需在內部進(jìn)行trim調整，這樣會(huì )帶來(lái)額外的測試時(shí)間，測試時(shí)間的增加，就意味著(zhù)更高的測試成本。Wafer yield也是先進(jìn)工藝帶來(lái)的一個(gè)
• 關(guān)鍵字： 泰瑞達  半導體測試  UltraFLEX